0.5W 미만의 대기전력을 갖는 파워스위칭 IC 설계에 관한 연구 (A Study on the Design of Power Switching IC with Standby- Power of 0.5W)

서지정보

· 발행기관 : 한국정보기술학회
· 수록지 정보 : 한국정보기술학회논문지 / 10권 / 3호 / 27 ~ 36페이지
· 저자명 : 육대성, 손상희, 정원섭

초록

본 논문은 심각한 대기전력 소비 문제해결을 위해 대기전력 시 소모 전력이 0.5W 미만이 되도록 파워 스위칭 IC를 제안하고 설계하였다. 제안한 IC는 PWM 기능을 가지고 있으며 외부의 파워 MOSFET을 제어한다. 설계한 IC는 전원부, 제어부, 출력부, 보호부로 나누어 설계했으며, 세부적인 각 블록 동작전류의 총 합이 1.2mA 미만을 갖도록 최적화 설계를 하였다. 제안한 IC에서 UVLO, 전압 조정기, 보호회로, 레벨 시프트, 드라이버 회로는 CSMC 0.5um 고전압 CMOS 공정을 사용하여 설계하였다. 그 밖의 회로는 CSMC 0.5um 저전압 CMOS 공정을 사용하여 설계하였다. HSPICE 시뮬레이션 결과, 제안한 IC는 버스트 모드 동작 여부에 따라 파워 MOSFET의 게이트 스위칭 전압을 제어하는 것을 확인하였고, 회로 동작 시 총 1.167mA의 적은 전류를 소비하는 것을 확인하였다. 이 결과는 목표 설계치인 1.2mA에 충족함을 보여주고 있으며 대기모드 시 전력 소비를 364.03mW까지 줄일 수 있음을 의미한다.

영어초록

In this paper, we design 0.5W power switching IC to reduce the unnecessary standby power to less than 0.5W. The system has PWM function and controls the external power MOSFET. The designed IC is divided into the parts of power division, control division, output division, and protect division. Through the optimized design process of discrete blocks, we can get total operational current under 1.2mA. UVLO, voltage regulator, protection curcuit, level shift, and driver of proposed IC are simulated by CSMC 0.5um high voltage process, and the other circuits are simulated by CSMC 0.5um normal voltage process. The HSPICE simulation results show that the proposed IC controls the gate switching voltage of power MOSFET depending on burst mode operation and its total current consumption is 1.167mA. This result is good enough for the design target of 1.2mA and it shows that standby power consumption can be reduced by 364.03mW in standby mode.

참고자료

· 없음