총 32개
-
디지털집적회로설계 실습 4주차 보고서2025.11.141. CMOS Inverter 설계 및 시뮬레이션 FULL-Static CMOS Inverter는 PMOS(M0)와 NMOS(M1) 트랜지스터로 구성된 기본 논리 게이트이다. 0.06마이크로미터 스케일로 설정하고 25도 온도에서 시뮬레이션을 수행했다. 입력신호는 3.3V 펄스로 초기값 0V, 최대값 3.3V, 펄스 폭 50ns, 주기 100ns의 파라미터를 가진다. 시뮬레이션 결과 Vin과 Vout의 펄스가 반전되어 출력되며, 최대 전압이 3.3V로 올바르게 작동함을 확인했다. 2. CMOS NAND Gate 설계 및 검증 NAND...2025.11.14
-
디지털집적회로설계 13주차 실습 - 게이트 회로 분석2025.11.161. OR GATE 지연 및 전력 측정 MAGIC에서 추출한 OR GATE의 특성을 SPICE 시뮬레이션으로 분석했다. tpdr(상승 지연)은 199.6ns, tpdf(하강 지연)은 199.8ns로 측정되었으며, 평균 전파 지연(tpd)은 199.7ns이다. 출력 신호의 상승 시간(trise)은 0.485ns, 하강 시간(tfall)은 0.300ns로 측정되었다. 입력 신호는 AND 게이트와 동일하게 적용되었으며, 시뮬레이션 결과 OR GATE가 제대로 구현되었음을 확인했다. 2. XOR GATE 지연 및 전력 측정 XOR GATE...2025.11.16
-
디지털집적회로설계 14주차 실습: 4-Bit RCA with D-FF2025.11.161. D-Flip Flop (D-FF) 설계 Positive edge-triggered D-FF를 트랜지스터 레벨에서 설계하고 레이아웃을 구성했다. 전송 게이트 방식을 채택하여 트랜지스터를 효율적으로 사용했으며, SPICE 추출 후 시뮬레이션을 통해 동작을 검증했다. Delay(trise, tfall, tpdr, tpdf), Area, Power Consumption을 측정하여 성능을 평가했다. 2. 4-Bit Ripple Carry Adder (RCA) 구현 CMOS Full Adder를 기반으로 4-bit RCA를 구성했다. 각...2025.11.16
-
디지털집적회로설계 XOR 게이트 레이아웃 설계 및 시뮬레이션2025.11.151. Full CMOS XOR GATE 설계 트랜지스터 레벨에서 CMOS XOR 게이트를 직접 구현한 방식으로, 4개의 PMOS와 4개의 NMOS를 중앙 논리 부분에 사용하고 4개의 인버터를 포함하여 총 12개의 트랜지스터로 구현되었다. Mobility 비율 μn/μp = 2를 만족시키기 위해 wp = 2wn으로 설정하여 pull-up 네트워크의 PMOS 폭을 pull-down 네트워크의 NMOS 폭의 두 배로 디자인했다. 가로 11.46 μm, 세로 12.12 μm의 크기로 면적은 138.90 (μm)²이다. 2. Subcell ...2025.11.15
-
디지털집적회로설계 12주차 Full Adder 레이아웃 설계 및 시뮬레이션2025.11.161. Static CMOS Full Adder 설계 Static CMOS Full Adder는 12개의 PMOS, 12개의 NMOS, 2개의 Inverter로 구성된 총 28개의 트랜지스터로 이루어진 회로이다. P/N Ratio를 고려하여 ndc와 pdc의 크기를 설정하였으며, (A+B)*Cin은 2의 크기로 ndc 16칸, pdc 32칸으로 설계하였다. SUM 출력의 경우 ((A+B+Cin)*Cin)은 ndc 16칙, pdc 32칸으로, Cin*A*B는 ndc 24칸, pdc 48칸으로 구성하였다. 2. Subcell을 이용한 F...2025.11.16
-
홍익대학교 집적회로설계 최종프로젝트2025.04.261. 3-stage Pseudo-Differential Ring Oscillator 프로젝트는 3-stage Pseudo-Differential Ring Oscillator와 Frequency Divider 회로를 설계하는 것이다. 먼저 PMOS와 NMOS의 크기 비율을 3:1로 설정하고, TSPC D-Flip Flop 구조를 사용하여 Frequency Divider를 구현하였다. 회로의 Capacitance 성분을 고려하여 Duty Cycle을 50%로 맞추기 위해 노력하였다. 또한 Cross Coupled Inverter를 활용...2025.04.26
-
디지털집적회로설계 실습: 기본 논리게이트 시뮬레이션2025.11.151. INVERTER (인버터) 인버터는 입력 신호를 반전시키는 기본 논리게이트이다. 실습에서 pulse 파형의 입력 신호를 사용하여 시뮬레이션을 수행했으며, 결과 그래프에서 입력과 출력 신호가 정반대의 값을 가지는 것을 확인하여 제대로 구현되었음을 검증했다. 2. NAND 게이트 NAND 게이트는 두 입력 신호가 모두 1일 때만 출력이 0이 되고, 나머지 모든 경우에 출력이 1이 되는 논리게이트이다. 실습에서 INA, INB 입력에 대한 OUT 출력을 분석하여 NAND 게이트의 동작 원리를 파형 그래프로 확인했다. 3. AND 게...2025.11.15
-
건국대학교 전자회로1 SPICE12025.01.291. 전자회로1 SPICE 과제 이 프레젠테이션은 전자회로1 SPICE 과제에 대한 내용을 다루고 있습니다. 주요 내용은 입력 신호(Vin)와 출력 신호(Vdc)의 파형, 커패시터(C)의 값을 찾는 절차, 그리고 리플 전압(Vpp)을 줄이기 위한 인덕터(L)의 값 계산 과정입니다. 초기에는 10uF의 커패시터를 사용했지만, 원하는 리플 전압 0.07V와 차이가 크게 나서 근사 계산을 통해 약 85.5uF의 인덕터 값을 찾아내었고, 이를 통해 목표 리플 전압에 근접한 결과를 얻을 수 있었습니다. 1. 전자회로1 SPICE 과제 전자회...2025.01.29
-
디지털공학 조합회로설계와 시뮬레이션 연습문제풀이2025.11.131. 조합회로설계 디지털공학에서 조합회로는 입력신호의 조합에 따라 출력이 결정되는 회로로, 메모리 요소가 없고 현재의 입력값만으로 출력이 결정된다. 조합회로설계는 논리게이트를 이용하여 특정 기능을 수행하는 회로를 설계하는 과정으로, 진리표 작성, 부울대수 간소화, 논리도 구현 등의 단계를 포함한다. 2. 디지털회로 시뮬레이션 디지털회로 시뮬레이션은 설계된 회로의 동작을 컴퓨터상에서 검증하는 기술로, 실제 회로 구현 전에 오류를 발견하고 수정할 수 있다. SPICE, Verilog, VHDL 등의 시뮬레이션 도구를 사용하여 회로의 논...2025.11.13
-
디지털집적회로설계 - 1bit Full Adder 구현 실습2025.11.151. Full Adder 회로 설계 1bit Full Adder를 Subcircuit 방식으로 구현한 실습 과제입니다. Half Adder와 OR 게이트를 조합하여 Full Adder를 설계했으며, 입력 신호로 Pulse를 사용하여 시뮬레이션을 수행했습니다. 진리표와 비교하여 Sum 출력값이 정확하게 나왔음을 확인했습니다. 이 설계는 향후 다중 비트 Full Adder 구현 시 재사용 가능하도록 모듈화되었습니다. 2. CMOS 기본 게이트 설계 Inverter, NAND, AND, OR, XOR 등의 기본 논리 게이트를 트랜지스터 ...2025.11.15
1 / 4
