총 205개
-
아날로그 및 디지털 회로 설계실습 예비보고서 10주차2025.01.171. 래치와 플립플롭 아날로그 및 디지털 회로 설계실습 예비보고서에서는 순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인하는 것이 실습 목적입니다. 실습에 사용된 부품은 NAND gate 74HC00과 Inverter 74HC04이며, 실습 장비로는 오실로스코프, 브레드보드, 파워서플라이, 함수발생기 등이 사용되었습니다. 실습 계획서에는 RS 래치의 진리표와 상태도를 나타내고 있습니다. 1. 래치와 플립플롭 래치와 플립플롭은 디지털 회로 설계에서 매우 중요한 기본 구성 요소입...2025.01.17
-
디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 12025.05.161. D 플립플롭 D 플립플롭은 1개의 입력(D)과 2개의 출력(Q, Q') 및 CK를 가지고 있다. 입력 D와 출력 Q는 항상 같으며, 이는 데이터를 기록하는 것과 같아서 D 플립플롭이라는 이름이 붙었다. D 플립플롭 IC 패키지의 특징은 입력이 두 번째, 출력이 다섯 번째와 여섯 번째에 있다. 2. JK 플립플롭 JK 플립플롭은 입력 J와 K가 모두 1일 때, 출력 Q와 Q'의 논리 레벨이 바뀌는 토글(Toggle)이 일어난다. JK 플립플롭 IC 패키지의 특징은 전원이 5번 핀, 그라운드가 13번 핀이다. 3. T 플립플롭 T...2025.05.16
-
[예비보고서] 8.래치와 플립플롭2025.04.251. RS 래치 RS 래치는 Set과 Reset 입력을 가지고 있으며, CLK가 0일 때는 이전 출력이 유지되고 CLK가 1일 때는 입력에 따라 동작이 결정됩니다. R=1이면 Q(t+1)=1이 되어 Reset 상태가 되고, S=1이면 Q(t+1)=0이 되어 Set 상태가 됩니다. 또한 R=S=1은 정의되지 않으며, R=S=0은 CLK=0인 경우와 마찬가지로 이전 출력이 유지됩니다. 1. RS 래치 RS 래치는 디지털 회로에서 널리 사용되는 기본적인 메모리 소자입니다. 이 소자는 두 개의 상호 연결된 NOR 게이트로 구성되어 있으며,...2025.04.25
-
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계2025.05.101. 조합논리회로 설계 이 실습의 목적은 조합논리회로의 설계 방법을 이해하고, 조합논리회로의 한 예로 가산기 회로를 설계하는 것입니다. 실습에서는 전가산기 회로의 진리표를 작성하고, Karnaugh 맵을 이용하여 간소화된 불리언식을 구하며, 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계합니다. 또한 XOR 게이트를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하고, 2비트 가산기 회로를 설계합니다. 1. 조합논리회로 설계 조합논리회로 설계는 디지털 시스템 설계의 핵심 요소 ...2025.05.10
-
운영체제 연습문제2025.05.021. PCB(Process Control Block) PCB는 Process Control Block의 약자로, 다중 사용자 시스템에서 여러 개의 프로그램을 효율적으로 관리하기 위해 운영 체제가 프로그램 실행 제어를 위해 필요한 정보를 포함하고 있는 자료 구조입니다. PCB에는 프로세스의 우선순위, 현재 실행된 시간 등의 정보가 포함되어 있습니다. 2. 프로세스 상태 프로세스는 제출(submit), 보류(hold), 준비(ready), 실행(running), 대기(waiting), 종료(halted) 등의 상태를 가집니다. 제출 상...2025.05.02
-
서강대학교 23년도 마이크로프로세서응용실험 9주차 Lab09 결과레포트 (A+자료)2025.01.121. 마이크로프로세서 타이머 마이크로프로세서의 시간 제어를 위해 타이머를 사용할 수 있다. 타이머는 하드웨어 자체가 카운터와 동일하고, 클록 신호에 의한 카운팅으로 시간을 측정하는 방식으로 사용된다. 타이머에는 Auto-reload 레지스터, Capture/Compare 레지스터 등이 있어 다양한 모드로 설정할 수 있다. 타이머의 동작 모드에는 upcounting, downcounting, center-aligned 모드 등이 있으며, 입력 신호에 따라 external clock mode 1/2, internal trigger 등으...2025.01.12
-
플립플롭회로의 종류와 진리표2025.01.191. SR 플립플롭 SR 플립플롭은 가장 기본적인 플립플롭이다. set-reset 플립플롭은 두 입력, 즉 set 및 reset 입력을 가지고 있으며, 이 입력을 통해 상태를 변경할 수 있다. 두 개의 입력 S와 R이 있고, 두 개의 출력 Q와 Q'이 있는데, 이는 보수 관계다. S와 R에 입력하는 값에 따라 SR 플립플롭의 저장값이 달라진다. 2. JK 플립플롭 JK 플립플롭은 세 개의 입력(J, K, 및 클럭)을 가지고 있으며, 복잡한 상태 변화를 허용한다. SR 플립플롭은 모두 입력이 1인 경우 부정(X)이므로 사용 불가능, ...2025.01.19
-
인하대 VLSI 설계 6주차 Flip-Flop2025.05.031. Latch Latch는 하나 이상의 비트들을 저장하기 위한 디지털 논리회로로, 데이터 입력 In, 클럭 입력 CLK, 출력 Q로 이루어진다. Latch의 종류에는 Negative Latch와 Positive Latch가 있으며, Negative Edge에서는 clk = 1일 때 Q가 기존의 값을 유지하고 clk = 0일 때 In의 값이 출력 Q로 나오며, Positive Edge에서는 clk = 1일 때 In의 값이 출력 Q로 나오고 clk = 0일 때 Q가 기존의 값을 유지한다. 2. Flip-Flop Flip-Flop은 2...2025.05.03
-
64비트 시스템의 데이터 처리 능력2025.05.061. 64비트 시스템의 데이터 처리 능력 64비트 시스템은 한 번에 64비트 크기의 데이터를 처리할 수 있습니다. 이는 32비트 시스템과 다르게 64비트 아키텍처를 가지고 있어 64비트 크기의 데이터를 한 번에 레지스터에 올리고 처리할 수 있습니다. 따라서 64비트 시스템은 32비트 시스템보다 더 높은 처리 속도와 성능을 보여줍니다. 하지만 64비트 시스템은 32비트 시스템보다 더 많은 메모리와 비용이 필요하며, 32비트 애플리케이션 실행 시 호환성 문제가 발생할 수 있습니다. 1. 64비트 시스템의 데이터 처리 능력 64비트 시스...2025.05.06
-
[만점] Cortex M3의 내부 구성도를 그리시오. 마이크로프로세서2025.01.131. Cortex-M3 마이크로컨트롤러 코어 Cortex-M3는 32비트 저전력 마이크로컨트롤러 코어로, 실시간 처리, 낮은 전력 소비, 중첩된 인터럽트 처리, 실시간 운영체제 (RTOS) 운영을 위한 기능, 다양한 주변 장치 및 통신 인터페이스를 지원하여 다양한 응용 분야에서 널리 사용되고 있습니다. Cortex-M3의 내부 구성도에는 명령어 해석과 실행 단계를 처리하는 파이프라인 구조, 레지스터 세트, RAM, ROM, 플래시 메모리, 통신 인터페이스, 타이머 및 카운터, ADC, 인터럽트 컨트롤러, 디버깅 및 추적 유닛 등이 ...2025.01.13
9 / 21
