총 789개
-
[A+] 중앙대학교 전기회로 설계실습 결과보고서 3. 분압기(Voltage Divider) 설계2025.04.291. 분압기 설계 이번 실험을 통해 분압기를 설계할 때, 부하효과를 고려하며 설계해야 한다는 것을 깨달았고, 실험예비 보고서를 작성하며 직접 계산해본 분압기 설계 과정을 통해 다른 조건을 만족하는 분압기도 설계할 수 있을 것이라는 자신감이 생겨났다. 부하효과를 고려하지 않고 분압기 회로를 설계할 경우, 부하를 연결하지 않았을 때에는 출력 전압이 2.998 [V]로 IC Chip의 정격전압 조건을 만족하였지만, 부하를 연결할 경우 기존 저항과 병렬 연결되어 합성저항으로 값이 바뀌어 1.711 [V]라는 전압이 걸리게 되어 IC Chi...2025.04.29
-
[A+] 중앙대학교 전기회로 설계실습 예비보고서 13. 발전기 원리 실험2025.04.291. 코일의 인덕턴스 측정 RL 직렬회로를 구성하고 Function Generator를 이용해 사각파(0 [V] to 1 [V], duty cycle= 50%)를 입력전압으로 인가한 후 오실로스코프를 이용해 time constant τ를 측정하면 코일의 인덕턴스 L을 구할 수 있다. 2. 자석 삽입에 따른 발생전압 극성 변화 자석을 넣을 때와 뺄 때, 코일을 뒤집어서 넣을 때와 뺄 때 발생전압의 극성이 반대가 될 것이다. 이는 Faraday's Law에 따라 코일(폐회로)를 통과하는 총 자속의 방향이 달라지기 때문이다. 3. 자속 ...2025.04.29
-
기초 회로 실험 제 25장 테브닌 정리(예비레포트)2025.01.171. 테브닌 정리 테브닌 정리는 임의의 선형 2단자 회로에서 직렬회로인 테브닌 등가전압과 테브닌의 등가 저항으로 대체 가능하다는 정리입니다. 테브닌 등가전압은 부하 저항을 제거했을 때 양단에 걸리는 전압이고, 테브닌의 등가 저항은 전압원을 단락 시킨 상태에서 개방된 부하의 양 단자의 합성 저항값입니다. 이를 통해 복잡한 회로를 간단한 등가회로로 표현할 수 있습니다. 2. 테브닌 정리를 이용한 비평형 브리지 회로 해석 비평형 브리지 회로에서 테브닌 정리를 이용하면 등가회로를 보다 쉽게 구할 수 있습니다. 부하 저항을 제거한 상태에서의...2025.01.17
-
중앙대 전기회로설계실습 3차 예비보고서2025.04.271. 분압기(Voltage Divider) 설계 이 보고서는 부하 효과를 고려한 분압기(Voltage Divider) 설계 및 제작 과정을 다루고 있습니다. 설계 목표는 12V DC 전원을 사용하여 정격 전압 3V, 정격 전류 3mA인 IC 칩에 전력을 공급하는 것입니다. 보고서에서는 부하 효과를 고려하지 않은 잘못된 설계와 부하 효과를 고려한 현실적인 설계를 비교하고 있습니다. 현실적인 설계에서는 분압기 전류를 총 전류의 10% 정도로 설정하고, 추가 저항을 사용하여 출력 전압을 3V로 맞추는 과정을 설명하고 있습니다. 1. 분압...2025.04.27
-
[전기회로설계실습] 설계 실습 13. 발전기 원리 실험2025.05.131. 코일의 인덕턴스 측정 RL회로를 이용하여 인덕터의 인덕턴스를 측정하는 실험을 진행하였다. Oscilloscope의 curosr기능을 사용하여 저항전압이 입력전압의 63%가 되는 time constant(시정수)를 측정하였다. RL회로의 time constant tau = L over R이고, R = 10.098 [kΩ]+ 0.129[kΩ](코일 내부 저항 값)을 활용하여 L= tau R로 코일의 인덕턴스를 구한다. 그 결과 L = 116.688 [mH]이다. 2. 코일의 전압 생성 확인 Faraday's Law는 어떤 폐회로에...2025.05.13
-
pspice 기본op앰프응용회로예비레포트2025.05.091. 부임피던스 회로 부입력 저항을 가지며 부임피던스 회로라 불린다. 이 회로는 원하지 않는 정 저항을 상쇄시키는 데 사용되어진다. 입력 저항 R_in은 V_in/I로 정의된다. OP앰프의 입력은 V_+ = V_in, V_- = (R_A V_out)/(R_A +R_F)이며 V_+ = V_-로 두면 V_out = V_in(1 + R_F/R_A)이다. 입력저항 R_in = -R_A R/R_F이다. 저항이 임피던스 Z로 대체되면, 그 회로는 이벽 임피던스 -(R_A/R_F)Z를 갖는 부임피던스 회로가 된다. 2. 종속 전류 발생기 종속전...2025.05.09
-
제너 다이오드 응용회로 예비레포트2024.12.311. 제너 다이오드의 전류-전압 특성 제너 다이오드의 전류-전압 특성 결과를 보면 6V 근처에서 제너 항복이 발생하여 전압이 5.6V로 유지되는 것을 볼 수 있다. 인가 전압에 따른 전류를 나타낸 그래프와 달리 3V 이상의 전압이 인가되었을 때부터 인가 전압이 증가함에 따라 전류가 증가하는 모습을 보이고 있다. 제너 다이오드의 특성에 따라 제너 항복이 발생하면 전압은 거의 일정한 값으로 유지되고 전류만 급격하게 증가한다. 2. 제너 다이오드를 이용한 정전압 회로의 특성 제너 다이오드를 통해 정전압 회로를 구성하고 인가 전압을 10V...2024.12.31
-
전자회로(개정4판) - 생능출판, 김동식 지음 / 8장 연습문제 풀이2025.01.021. 공통소스 JFET 증폭기의 전압이득 공통소스 JFET 증폭기의 전압이득을 계산하기 위해 먼저 트랜스컨덕턴스 gm을 계산하고, 이를 이용하여 출력전압을 구한다. 출력전압은 입력전압에 비해 위상이 반전된다. 2. 공통 드레인 JFET 증폭기의 전압이득 공통 드레인 JFET 증폭기의 전압이득을 구하기 위해 교류소스저항 rs를 계산하고, 이를 이용하여 출력전압을 구한다. 출력전압은 입력전압과 동상이다. 3. 공통소스 MOSFET 교류증폭기의 전압이득 공통소스 MOSFET 교류증폭기의 전압이득을 구하기 위해 먼저 트랜스컨덕턴스 gm을 ...2025.01.02
-
[중앙대학교 2학년 2학기 전기회로설계실습] 예비보고서3 구매 시 절대 후회 없음(A+자료)2025.04.281. 분압기(Voltage Divider) 설계 이 자료는 전기회로 설계 및 실습 과목의 예비보고서 3에 대한 내용입니다. 주요 내용은 부하효과(Loading Effect)를 고려한 분압기(Voltage Divider)의 설계, 제작 및 실험 결과 분석입니다. 설계 목표는 12V 고정 DC 전원을 이용하여 3V ± 10%, 3mA ± 10% 사양의 IC 칩에 전력을 공급할 수 있는 분압기를 설계하는 것입니다. 먼저 부하효과를 고려하지 않은 잘못된 설계를 하고, 이를 보완하여 부하를 고려한 현실적인 설계를 진행합니다. 각 설계에 대한...2025.04.28
-
능동 부하가 있는 공통 소오스 증폭기의 특성 분석2025.01.291. 능동 부하가 있는 공통 소오스 증폭기 능동 부하가 있는 공통 소오스 증폭기 회로는 일반적인 공통 소오스 증폭기에서 저항 대신 MOSFET 소자를 부하로 사용하는 회로이다. 이를 통해 높은 출력 임피던스와 큰 전압 이득을 얻을 수 있다. 이 회로는 고성능 증폭기를 구현할 때 많이 사용된다. 능동 부하는 일반 저항보다 높은 임피던스를 제공하므로, 전압 이득이 극대화된다. 이로 인해 능동 부하 공통 소오스 증폭기는 작은 신호 입력에서도 큰 증폭이 가능하다. 2. 능동 부하의 역할 회로에서 M_2와 M_3는 능동 부하로 작동하여 출력...2025.01.29
7 / 79
