총 240개
-
전자회로실험 과탑 A+ 예비 보고서 (실험 22 연산 증폭기 특성)2025.01.291. 연산 증폭기 특성 이번 실험에서는 연산 증폭기의 전압 이득, 입력 저항, 출력 저항, 대역폭, 옵셋 전압, 슬루율 등 기본적인 성능 파라미터들을 익히고 실험을 통해서 측정하여, 이를 바탕으로 연산 증폭기를 이용한 응용 회로를 설계할 수 있는 능력을 배양하고자 한다. 2. 연산 증폭기의 이상적인 특성 op-amp의 이상적인 조건에서는 입력 임피던스가 무한대이므로 입력 단자로 전류가 흐르지 않고, 출력 저항이 0이어서 출력 전압이 외부 부하에 영향을 받지 않는다. 또한 op-amp의 이득이 매우 크므로 입력 전압 차이가 아주 작아...2025.01.29
-
전자회로실험 과탑 A+ 예비 보고서 (실험 24 연산 증폭기 응용 회로 2)2025.01.291. 적분기 회로 적분기 회로는 입력 저항 R과 피드백 커패시터 C로 이루어진 간단한 구성입니다. 입력 신호는 R을 통해 연산 증폭기의 반전 입력(-) 단자로 들어가고, 출력은 C를 통해 피드백됩니다. 입력 신호에 의해 전류가 흐르고, 이 전류는 커패시터에 전하를 축적합니다. 커패시터 전하가 시간에 따라 누적되면서 출력 전압이 변화하며, 출력 전압은 입력 전압의 적분값에 비례합니다. 적분기 회로는 입력 신호가 일정하면 출력이 선형적으로 증가하거나 감소하며, 저주파 신호에 민감하고 고주파 신호는 감쇠됩니다. 적분기 회로는 속도에서 위...2025.01.29
-
Semiconductor Device and Design - 9-102025.05.101. 1비트 가산기 및 감산기의 레이아웃 1비트 가산기 및 감산기의 레이아웃을 설명합니다. 캐리, 합, XOR 신호를 사용하여 1비트 가산기와 감산기의 회로를 구현합니다. 스위치를 0으로 설정하면 가산기, 1로 설정하면 감산기로 동작합니다. 2. 1비트 가산기 및 감산기의 기능 1비트 가산기와 1비트 감산기의 기능을 설명합니다. 1비트 가산기는 두 입력 비트와 캐리 비트를 더하여 합과 새로운 캐리 비트를 출력합니다. 1비트 감산기는 두 입력 비트와 캐리 비트를 빼서 차와 새로운 캐리 비트를 출력합니다. 3. 병렬 가산기 회로의 기능...2025.05.10
-
아날로그회로실험및설계 Op-Amp 미분기 실험 보고서2025.01.241. 연산 증폭기 연산 증폭기는 구현하는 단자가 2개의 지점에서 전류가 나오기 시작하면서 이것을 증폭으로 구현하는 소자입니다. 이미터 부분에는 들어오는 전류를 전체적으로 통제하고 이를 관리하기 효율적으로 증폭을 구현하는 것에 정의를 두고 있습니다. 컬렉터 부분은 이 전류를 모아서 회로적으로 구현이 가능하게 소자의 증폭을 전달해줍니다. 그래서 이미터 부분과 컬렉터 부분의 두 지점에서 증폭이 구현되어서 연산증폭기라고 정의를 내리는 것입니다. 2. 반전 증폭기 반전 증폭기는 출력 전압이 입력에 비례한 값에 부호는 반전되어 나타나는 회로 ...2025.01.24
-
기초실험1 AND, OR GATE 3주차 결과보고서-틴커캐드2025.05.031. 2 input AND Gate 2 input AND Gate의 입출력 특성을 확인했다. 입력이 모두 1인 경우에만 출력이 1이고, 입력 중 0이 하나라도 포함되어 있으면 출력이 0이 된다. 입력이 A와 B인 경우, 출력은 AB, A와 B의 곱 형태로 나타낼 수 있다. 2. 2 input OR Gate 2 input OR Gate의 입출력 특성을 확인했다. 입력이 모두 0인 경우에만 출력이 0이고 입력 중 하나라도 1이 존재하면 출력값은 1이 된다. 입력이 A와 B일 때 출력은 A+B의 형태로 나타낼 수 있으며, 1+1인 경우에...2025.05.03
-
한양대 Half adder & Full adder2025.05.041. 반가산기 (Half adder) 반가산기는 기본적인 덧셈 연산을 하는 장치로, 입력 2개(a,b)와 출력 2개(c,s)로 구성됩니다. 출력 C는 Carry로 상위 비트로 올라가는 자리 올림 수를 의미하고, 출력 S는 Sum으로 두 비트의 합을 나타냅니다. 반가산기는 OR, NOT, AND 등의 게이트를 활용해 회로를 구성할 수 있습니다. 2. 전가산기 (Full adder) 전가산기는 이진수의 한 자릿수를 연산하고, 하위 비트에서 올라오는 자리올림수 입력을 포함하여 출력합니다. 전가산기는 입력 Cin, A, B와 출력 Cout...2025.05.04
-
방통대 방송대 컴퓨터구조 출석수업과제물 A+2025.01.261. 프로그램 카운터(PC) 프로그램 카운터(PC)는 현재 실행 중인 명령어의 위치를 가리키는 역할을 하며, 명령어가 실행되면 다음 명령어의 위치로 이동하게 됩니다. 주어진 프로그램에서 PC는 550이라는 위치에 있으며, 이 위치가 프로그램의 시작 주소라고 할 수 있습니다. 2. 주소 지정 방식 명령어의 내용은 'AC에 적재하라'이며, 이진수로 변환되어 저장되어 있습니다. 주소 지정 방식도 문제에서 나온대로 '직접주소', '즉치주소' 등이 이진수로 저장되어 있습니다. 주소 지정 방식에는 직접 주소 지정, 즉치 주소 지정, 간접 주소...2025.01.26
-
마이크로프로세서와 마이크로컨트롤러의 차이점 및 AVR 마이크로컨트롤러 소개2025.01.241. 마이크로프로세서와 마이크로컨트롤러의 정의 마이크로프로세서는 컴퓨터 시스템의 중앙 처리 장치(CPU) 역할을 하는 장치로, 주로 복잡한 연산을 빠르게 처리하는 데 사용됩니다. 반면 마이크로컨트롤러는 하나의 칩에 CPU, 메모리, 입출력 장치가 통합되어 있어 특정한 제어 작업을 수행하는 데 사용됩니다. 2. 마이크로프로세서와 마이크로컨트롤러의 차이점 마이크로프로세서는 외부 메모리와 주변 장치에 의존하지만, 마이크로컨트롤러는 내부에 메모리와 입출력 장치를 포함하고 있어 독립적인 시스템을 구성할 수 있습니다. 또한 마이크로프로세서는 ...2025.01.24
-
c로 배우는 쉬운 자료구조 개정3판 6단원 연습문제 풀이2025.01.171. 스택 스택은 데이터가 한 쪽 끝에서만 삽입되고 삭제되는 후입선출(LIFO) 구조의 자료구조입니다. 오른쪽 큐 RQ에서 데이터가 하나씩 중간에 있는 스택 MS를 거치거나 바로 왼쪽 큐 LQ로 입력될 수 있습니다. 이를 통해 생성할 수 있는 스택 수는 2, 3, 4, 6, 7, 8, 5, 9, 2, 1, 10입니다. 2. 원형 큐 원형 큐는 배열의 처음과 끝이 연결되어 있는 큐 구조입니다. 현재 상태에서 front=0, rear=2이며 front에서는 삭제, rear에서는 삽입이 일어나는 경우, 'AB2번 x1FCDE'의 순서로 ...2025.01.17
-
A+ / 디지털시스템설계 가/감산기 실험보고서2025.05.131. 프로그래머블 반 가/감산기 A입력의 반전 유무에 따라 가산기와 감산기로 동작하며, XOR 게이트의 특성을 이용하여 두 회로를 하나로 합쳐 반가감산기 회로를 구성할 수 있다. 실험을 통해 이를 확인하고 이해할 수 있었다. 2. 프로그래머블 전 가/감산기 프로그래머블 전 가/감산기는 제어신호에 따라 가산기와 감산기로 동작할 수 있는 회로이다. 실험을 통해 이를 확인하고 이해할 수 있었다. 3. 4비트 병렬 가산기 7483 IC 소자를 이용하여 4비트 병렬 가산기를 구성하고, 입출력 관계를 실험적으로 확인할 수 있었다. 입력을 피가...2025.05.13
6 / 24
