총 620개
-
아주대학교 A+전자회로실험 실험1 예비보고서2025.05.091. 연산 증폭기(OP Amp) 연산 증폭기(OP Amp)는 두 개의 입력단(-IN, +IN)과 한 개의 출력단(OUT)을 갖는 단위 소자다. 입력과 출력은 V_out = A_v(V_+in - V_-in)의 관계를 가지고 두 입력 신호의 전압차를 증폭하는 차동 선형 증폭기이다. 연산 증폭기라고 불리는 이유는 이를 이용해 여러 가지 연산이 가능하도록 회로를 구성할 수 있기 때문이다. 2. 부궤환 증폭기(Negative Feedback Amplifier) 출력을 입력으로 되돌리는 것을 궤환(feedback)이라고 한다. 출력이 입력에 ...2025.05.09
-
디지털 회로 실험 및 설계 - NE555 Timer 발진회로 응용 실험 12025.05.161. NE555 타이머 IC NE555는 타이머, 지연, 펄스 생성 및 발진 역할을 하는 IC칩입니다. 내부 회로는 전압 분배기, 임계값 비교기, 트리거 비교기, 플립플롭, 출력, 방전 회로로 구성되어 있습니다. NE555는 불안정 모드(발진기), 단안정 모드, 쌍안정 모드 등 다양한 모드로 동작할 수 있습니다. 2. NE555 불안정 모드(발진 회로) NE555의 불안정 모드는 전압이 R1, R2를 통해 커패시터 C로 들어오면서 C가 충전되고, 2핀(TRIG)과 6핀(THR)의 비교기 출력이 RS 플립플롭의 R, S에 들어가 출력...2025.05.16
-
4장 테브냉 및 노튼의 정리 최종 (1)2025.05.031. 테브냉의 정리 테브냉의 등가 전압 V_TH는 단자 A, B를 개방했을 때의 A, B 양단의 전압이다. 전압 분배에 의해 V_TH = 28 * (R2 / (R1 + R2)) = 14V이다. 테브냉의 등가저항 R_TH는 R1과 R2의 병렬에 R3가 직렬이 되는 합성 저항값으로, R_TH = 2KΩ이다. 이를 이용하여 부하저항 R_L의 전압과 전류를 구할 수 있다. 2. 노튼의 정리 노튼의 등가저항 R_N은 테브냉의 등가저항과 같다. 노튼의 등가 전류원 I_N은 A, B를 단락했을 때 단자 A, B에 흐르는 전류이다. 테브냉의 정리...2025.05.03
-
전자공학실험 6장 공통 이미터 증폭기 A+ 예비보고서2025.01.131. BJT 소신호 등가회로 BJT 소신호 등가회로는 트랜지스터의 선형적인 증폭을 얻기 위해 소신호 AC 전압을 입력 전압으로 하는 등가 회로 모델이다. 컬렉터 전류 i_c는 g_m에 비례하며, 소신호 출력 전압 v_o의 크기는 r_o에 비례한다. 따라서 r_o는 컬렉터 전류에 반비례한다. 2. 공통 이미터 증폭기의 동작 원리 공통 이미터 증폭기에서 입력 v_I는 베이스-이미터 전압 v_BE이고, 출력 v_0는 컬렉터-이미터 전압 v_CE이다. 베이스-이미터 사이의 소신호 입력 전압에 비례하는 전류가 컬렉터에 흐르고, 이 전류가 출...2025.01.13
-
Floyd의 기초회로실험 9장 병렬회로2025.01.191. 병렬회로 이 실험은 병렬회로의 특성과 고장난 병렬회로에 대한 조치 방법을 이해하기 위해 설계되었습니다. 병렬 회로에서 저항이 추가될 때 합성 저항값이 어떻게 변하는지, 저항과 전류를 어떻게 계산하고 측정하는지, 그리고 고장난 병렬 회로에 대한 조치 방법을 알아보는 것이 목적입니다. 2. 저항 추가에 따른 합성저항 감소 병렬회로에서 저항이 추가될수록 전체 합성저항값이 감소하는 것을 확인할 수 있습니다. 표 9-2를 보면 R_1만 연결되었을 때의 총 저항은 3.312k OMEGA 이지만 R_2, R_3, R_4가 차례로 추가될 때...2025.01.19
-
디지털 논리실험 7주차 예비보고서2025.05.061. S-R Latch S-R Latch는 S와 R 입력에 따라 출력 값이 변화한다. S=1, R=0 또는 S=0, R=1이면 출력 값이 변화하고, S와 R이 모두 0이면 출력 값을 유지한다. S와 R이 모두 1일 때는 출력 값이 모두 0이 되어 Invalid 상태가 된다. 2. Pulse Detector와 CLK Pulse Detector는 CLK 신호가 내려가는 타이밍에만 가상의 enable 값이 1이 되어 J와 K 값을 읽는다. 이를 통해 CLK 신호의 순간적인 변화를 감지할 수 있다. 3. J-K Flip-flop J-K F...2025.05.06
-
홍익대 디지털논리실험및설계 7주차 예비보고서 A+2025.05.161. S-R Latch와 S'-R' Latch Latch는 1비트의 문자를 보관하고 유지할 수 있는 회로이다. S-R Latch는 NOR 게이트를 이용해 결선되고 S'-R' Latch는 NAND 게이트를 이용해 결선되므로 SR NOR Latch, SR NAND Latch 라고도 불린다. Set이 활성화되면 Q가 1, Q'가 0이 되고 Reset이 활성화되면 Q'가 1, Q가 0이 된다. 2. Pulse detector와 CLK Pulse detector는 Pulse의 변화를 감지하는 회로이다. 두 개의 동일한 입력 중 하나에만 인버...2025.05.16
-
전자공학실험 24장 연산 증폭기 응용 회로 2 A+ 결과보고서2025.01.151. 적분기 회로 이 실험에서는 연산 증폭기를 이용한 적분기 회로를 구성하고, 입력 주파수에 따른 출력 전압을 측정하여 보드 선도를 그렸습니다. 실험 결과, 입력 주파수가 증가함에 따라 출력 전압이 감소하는 것을 확인할 수 있었습니다. 이는 커패시터가 충전되는 양이 증가하여 출력 전압이 낮아지기 때문입니다. 또한 단위 이득 주파수는 약 1kHz 부근으로 나타났습니다. 2. 미분기 회로 이 실험에서는 연산 증폭기를 이용한 미분기 회로를 구성하고, 입력 주파수에 따른 출력 전압을 측정하여 보드 선도를 그렸습니다. 실험 결과, 입력 주파...2025.01.15
-
[전기회로설계실습] 설계 실습 4. Thevenin 등가회로 설계2025.05.131. Thevenin 등가회로 설계 본 실험은 복잡한 회로를 간단한 등가회로로 만드는 Thevenin등가회로를 직접 설계, 제작, 측정하여 원본 회로 및 이론값과 비교하는데에 의의가 있다. 브리지회로를 구성하여 R_L에 걸리는 전압과 전류를 측정하였고, 오차율이 0.3%로 비교적 정확한 실험이 이루어졌다고 판단된다. R_Th와 V_Th를 측정하여 이론값과 비교한 결과 오차율이 작은 것으로 나타났다. 설계한 등가회로 검증실험에서 복잡한 회로가 Thevenin의 정리가 적용됨을 오차율 0%로 검증하였다. 추가적으로 R_L이 R_Th와 ...2025.05.13
-
부산대 기초전기전자실험 결과보고서 7주차 A+보고서 1등보고서2025.05.161. Rc 회로 Rc 회로에서 R=2k옴, C=0.001F, 0.1uF일 때 입력전압이 2, 10kHz인 정현파일 때 회로 특성을 분석하였습니다. 실험값과 이론값이 유사하게 측정되는 것을 확인하였습니다. 2. RL 회로 RL 회로에서 저항 R은 300옴, 인덕터 L은 1mH, 0.15mH일 때 입력전압이 100[kHz], 2의 정현파일 때 회로 특성을 분석하였습니다. 실험값과 이론값이 유사하게 측정되는 것을 확인하였습니다. 1. Rc 회로 RC 회로는 저항(R)과 커패시터(C)로 구성된 전기 회로입니다. RC 회로는 전압 및 전류의...2025.05.16
5 / 62
