총 105개
-
디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 22025.05.161. 부울대수와 카르노맵 실험 1에서는 다음 회로를 시뮬레이션하고 진리표를 완성하였으며, 카르노 맵을 이용하여 각각의 논리식을 구하였습니다. 실험 결과는 이론값과 대체적으로 유사하게 나왔으며, 논리레벨 H 단계는 4.4V 정도로 충분히 잘 나왔고, 논리레벨 L 단계에서도 0.xxxV 정도로 거의 흡사한 결과를 보였습니다. 2. RS Flip-Flop 실험 3에서는 NOR 게이트, NAND 게이트, 그리고 클럭 신호를 이용한 RS Flip-Flop 회로를 각각 시뮬레이션하고 진리표를 작성하였습니다. 실험 결과 역시 이론값과 대체적으로...2025.05.16
-
에너지변환실험 A+레포트_555타이머2025.01.131. 555 타이머 IC 555 타이머 IC는 복잡한 회로를 구성하는 8핀 IC 칩으로, 주기적으로 신호를 계속 준다. 555 타이머를 사용하면 회로의 안전성을 높일 수 있다. 555 타이머의 내부 회로와 비안정 멀티바이브레이터 동작 특성을 이해할 수 있다. 2. 비안정 멀티바이브레이터 555 타이머를 이용한 비안정 멀티바이브레이터 회로에서 커패시터 전압 v_c에 따라 비교기 출력과 SR 플립플롭 출력이 결정된다. 커패시터 전압이 {V_cc}/3 미만일 때 SR 출력이 Low가 되어 트랜지스터가 차단되고 커패시터가 충전을 시작한다....2025.01.13
-
디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 22025.05.161. JK Flip-Flop 실험 JK 플립플롭에서 입력 J와 K가 모두 1일 때, 출력 Q와 Q'의 논리 레벨이 바뀌는 토글(Toggle)이 잘 일어난 모습이다. 논리레벨이 0일 때 완전 0이 아닌 0.15V 수준의 0에 매우 비슷한 값이 나왔으며, 논리레벨이 1일 때는 완전 5V가 아닌, 4.5V 수준의 5V에 매우 비슷한 값이 나왔다. 2. D Flip-Flop 실험 D 플립플롭은 이론상, D = 1일 때 Q = 1이 되고, D = 0 이면 Q = 0 이 된다. 그러므로 결과적으로 입력 D와 출력 Q는 항상 같다는 성질을 가지...2025.05.16
-
아날로그 및 디지털 회로 설계 실습 (결과) - 카운터 설계 A+2025.01.291. 동기 8진 카운터 설계 실험 조 (김민정, 김보민, 조선, 최수빈)은 동기 8진 카운터 회로를 설계하였습니다. 회로 구성은 그림 11-1과 같이 3개의 플립플롭을 사용하여 구현하였고, 출력 Q1, Q2, Q3에 LED를 연결하였습니다. 버튼 스위치를 통해 카운터를 동작시키고, 채터링 방지 회로를 추가하여 첫 번째 플립플롭의 CLK 단자에 연결하였습니다. 버튼을 누르면서 카운터가 정상적으로 동작하는지 확인하였고, 채터링 방지 회로를 거치지 않고 버튼 스위치 출력을 연결했을 때의 결과와 비교하였습니다. 실험 결과 동기 8진 카운터...2025.01.29
-
인하대 VLSI 설계 6주차 Flip-Flop2025.05.031. Latch Latch는 하나 이상의 비트들을 저장하기 위한 디지털 논리회로로, 데이터 입력 In, 클럭 입력 CLK, 출력 Q로 이루어진다. Latch의 종류에는 Negative Latch와 Positive Latch가 있으며, Negative Edge에서는 clk = 1일 때 Q가 기존의 값을 유지하고 clk = 0일 때 In의 값이 출력 Q로 나오며, Positive Edge에서는 clk = 1일 때 In의 값이 출력 Q로 나오고 clk = 0일 때 Q가 기존의 값을 유지한다. 2. Flip-Flop Flip-Flop은 2...2025.05.03
-
[A+, 에리카] 2021-1학기 논리설계및실험 Register 실험결과보고서2025.05.011. 레지스터 레지스터는 공동의 clock input과 여러 그룹의 플립플롭으로 구성되어 있으며, 이진수 데이터를 저장하고 바꾸는 데에 주로 사용됩니다. 레지스터는 특정한 목적으로 외부 정보를 일시적으로 기억하는 장치이며 데이터를 읽고 쓰는 기능이 매우 빠르고 중앙처리 장치 안에 사용됩니다. 2. 직렬 입력 vs 병렬 입력, 직렬 출력 vs 병렬 출력 직렬 입력 -> 직렬 출력: 데이터를 입력하면 제어 신호와 함께 레지스터를 거쳐 데이터가 출력됩니다. 직렬 입력 -> 병렬 출력: 데이터를 입력하면 제어 신호와 함께 레지스터를 거쳐 ...2025.05.01
-
아날로그 및 디지털회로 설계 실습 실습11_카운터설계_결과보고서2025.01.211. JK Flip-Flop JK Flip-Flop은 두 개의 입력신호에 따라 Logic 1(HIGH) 또는 Logic 0(LOW)값을 출력하는 소자이다. JK Flip-Flop을 이용하여 동기 방식과 비동기 방식으로 카운터를 설계하였다. 2. 동기 카운터 8진 동기 카운터의 경우 JK Flip-Flop 3개를 이용하여 각 2진 비트의 출력을 만들고, Q1의 출력을 2번 째 JK Flip-Flop의 입력으로 사용하고, Q1과 Q2의 출력을 AND 게이트의 입력으로 사용한 후 그 출력을 3번 째 JK Flip-Flop의 입력으로 사용...2025.01.21
-
아날로그 및 디지털 회로 설계실습 예비보고서 12주차2025.01.171. 4진 비동기 카운터 4진 비동기 카운터의 이론을 바탕으로 1MHz의 구형파를 입력할 때 Q1 신호의 주파수는 0.5MHz, Q2 신호의 주파수는 0.25MHz임을 확인하고 입력 신호, Q1 신호, Q2 신호의 파형을 그려보았습니다. 2. 8진 비동기 카운터 설계 버튼 스위치를 이용하여 카운트가 증가하도록 8진 비동기 카운터의 회로도를 설계하였습니다. Q1, Q2, Q3 출력 신호에 LED를 연결하여 카운터의 상태를 확인할 수 있도록 하였습니다. 3. 10진 비동기 카운터 설계 16진 비동기 카운터와 리셋 회로를 이용하여 10진...2025.01.17
-
카운터의 응용으로 디지털시계의 회로도를 완성해 가는 과정 설명2025.01.221. 디지털 카운터 디지털 카운터는 펄스 수를 세거나 타이머 동작, 주파수를 분주하는 회로로 플립플롭을 활용한 기억소자와 조합논리소자로 이루어져 있다. 동기회로 상태의 변화는 클럭 펄스에 동기화해서 나타나지만 비동기 회로 상태 변화는 시스템에 오류가 발생할 때 발생한다. 카운터에는 비동기식 카운터와 동기식 카운터가 있으며, 동기식 카운터는 모든 플립플롭이 같은 시간에 자기 상태를 변화하도록 하지만 비동기식 카운터는 플립플롭의 상태 변화가 동시에 나타나지 않는다. 2. 디지털시계 회로도 구현 디지털시계를 카운터를 응용해 만들기 위해서...2025.01.22
-
홍익대 디지털논리실험및설계 7주차 예비보고서 A+2025.05.161. S-R Latch와 S'-R' Latch Latch는 1비트의 문자를 보관하고 유지할 수 있는 회로이다. S-R Latch는 NOR 게이트를 이용해 결선되고 S'-R' Latch는 NAND 게이트를 이용해 결선되므로 SR NOR Latch, SR NAND Latch 라고도 불린다. Set이 활성화되면 Q가 1, Q'가 0이 되고 Reset이 활성화되면 Q'가 1, Q가 0이 된다. 2. Pulse detector와 CLK Pulse detector는 Pulse의 변화를 감지하는 회로이다. 두 개의 동일한 입력 중 하나에만 인버...2025.05.16
5 / 11
