총 53개
-
홍익대 디지털논리실험및설계 10주차 예비보고서 A+2025.05.161. 비동기식 카운터와 동기식 카운터의 차이 비동기식 카운터는 맨 앞의 하나의 Flip-flop에만 CLK가 연결되어 있어 앞의 Flip-flop의 출력이 뒤에 오는 CLK로 작동하므로 회로는 간단하지만 delay가 크다. 동기식 카운터는 모든 Flip-flop에 CLK가 연결되어 있어 동기화가 잘 되지만 회로가 복잡하다. 2. Positive edge triggered D Flip-flop 회로 구현 Positive edge triggered D Flip-flop은 negative edge triggered D Flip-flop의...2025.05.16
-
디지털 회로 실험 및 설계 - 74LS192를 이용한 Up-Down Counter 실험 12025.05.161. 7-segment 디스플레이 7-segment는 7개의 마디와 1개의 점으로 이루어진 표시장치이다. 마디와 점은 모두 LED이며, 7개의 마디를 선택적으로 온/오프하여 숫자나 영문자를 표시하고, 점으로는 소수점을 표시한다. 7-segment는 애노드 공통형과 캐소드 공통형이 있으며, 애노드 공통형이 주로 사용된다. 2. 7447 디코더 7447 디코더는 BCD 코드를 10진수로 바꾸어 7-segment에 표시해 준다. 출력 단자는 7-segment의 7개의 마디(a~g)와 연결하며, 출력 단자로 'low'를 출력하여 7-seg...2025.05.16
-
홍익대_디지털논리회로실험_5주차 예비보고서_A+2025.01.151. 전가산기 전가산기는 입력 3개를 받아 2개의 결과를 출력한다. 이때 입력에는 자리올림수가 포함되어있다고 생각할 수 있다. 전가산기는 3개의 입력을 이진수로 더해 이진수 결과로 나타내준다. 은 이진수로 합한 결과의 2^1의 자리를 표현한다. 그러므로 입력값 3개 중 2개 이상이 1일 경우에만 = 1이여야한다. 이를 = AB+ (A⊕B으로 구현했다.∑는 이진수로 합한 결과의 2^0의 자리를 표현하므로 입력값 3개 중 1개 또는 3개가 1일 때, 즉 1이 홀수개일 때만 ∑ = 1이여한다. 이를 ∑ = (A⊕B으로 구현했다. 2....2025.01.15
-
전자계산시의 논리회로에서 조합논리회로와 순서논리회로의 차이점 및 특징2025.04.271. 조합 논리회로 조합 논리회로는 입력 신호만을 이용하여 출력을 결정하는 회로로, AND, NOT, OR, XOR 등을 기본으로 하여 논리 연산을 수행합니다. 조합 논리 회로는 입력 신호를 통해 출력을 결정하므로 기억 기능이 없으며, 반가산기, 반감산기, 전가산기, 전감산기 등의 종류와 특징을 지니고 있습니다. 2. 순서 논리회로 순서 논리는 조합 논리회로와는 달리 외부로부터 받는 입력과 현재의 상태에 따라 출력이 결정되는 회로로, 기억 장치가 필요합니다. 즉, 순서 논리회로는 입력 신호뿐만 아니라 현재의 내부 상태 값에도 의존하...2025.04.27
-
마이크로프로세서응용실험 4주차 Lab04 결과레포트 (A+자료)2025.01.121. Number system / ASCII code 8진수와 16진수는 2진수를 3bits, 4bits 단위로 묶어 표현하는 수체계이다. 이들은 모두 10진수로 상호변환 가능하다. 컴퓨터는 음수를 포함한 signed number를 표현하기 위해, 2's complement를 사용한다. ASCII code는 문자를 표현하기 위한 코드로, 0x00~0x1F, 0x7F의 경우 총 33개의 control character로, 나머지는 95개의 printerable character로 구성된다. 2. Flags / Updating flag...2025.01.12
-
[건국대학교 컴퓨터프로그래밍2 A+][2024 Ver] 과제52025.01.201. 구조체 정의 및 패킹 과제(5)에서는 구조체를 정의하고 패킹하는 내용을 다룹니다. 먼저 int 타입 변수 id, char 타입 변수 pass, char 포인터 타입 변수 name으로 이루어진 User1 구조체를 정의합니다. 이 구조체의 크기는 13바이트입니다. 다음으로 동일한 변수들로 이루어진 User2 구조체를 정의하는데, 이 경우 패딩으로 인해 크기가 16바이트가 됩니다. 이후 User1과 User2 구조체를 선언하고, 두 구조체의 크기 차이와 각 구조체의 pass와 name 변수 포인터 값의 차이를 출력합니다. 2. 메모...2025.01.20
-
ALUs (Arithmetic logic units)를 이용한 다기능 디지털 시계 설계2025.05.101. 디지털 시계 디지털 시계의 핵심 기능은 정확한 시간 표시, 시간 측정, 시간 설정 및 알람 기능입니다. 이 프로젝트에서는 7 segment와 다양한 기본 소자들(and gate, 스위치, 10진 카운터와 6진 카운터, 555 타이머, 4020 등)을 사용하여 시/분/초 표시, 시간 변경, 디지털 스탑워치, 디지털 타이머 기능을 구현하였습니다. 카운터 회로, 발진 회로, 디코더 회로 등을 활용하여 각 기능을 구현하였고, 시뮬레이션과 실제 제작을 통해 성능을 검증하였습니다. 2. 디지털 스탑워치 디지털 스탑워치 구현을 위해 555...2025.05.10
-
Linux(리눅스)와 Unix(유닉스)2025.05.161. 어셈블러 어셈블러는 어셈블리어를 기계어로 번역하는 역할을 한다. 초기 컴퓨터는 몇 개의 기본적인 명령어만 해독할 수 있게 하는 단순한 형태였고 프로그래머는 0과 1의 배열로 구성된 기계어로 프로그래밍했다. 이를 기억장치에 넣고 실행했는데 2진수 형태의 기계어를 통해 프로그램을 작성하는 것은 어려웠고 프로그래머는 더 간편한 프로그래밍 언어가 필요하게 되었다. 어셈블리어는 기계어 명령에 대응해 기호를 사용했고 사용자는 기억을 도와주는 기계어인 어셈블리어를 만들게 되었다. 2. 매크로 프로세서 매크로 프로세서는 프로그램이 과정에서 ...2025.05.16
-
서강대학교 디지털논리회로실험 5주차 - 비교 및 연산 회로2025.01.201. 비교 회로 비교 회로는 XOR gate와 AND gate를 이용해 입력받은 두 2진수를 비교한 후 두 수가 같은지 다른지 결과로 출력해준다. 물론 XOR gate의 수를 늘려서 비교하는 입력의 개수를 (2*XOR)개의 꼴로 늘릴 수 있다. 그리고 두 수 중 어떤 것이 더 큰지 비교한 후 출력해주는 magnitude comparator라는 비교회로도 있다. 2. 가산 회로 Half-adder는 1bit의 두 이진수를 더해 2bit의 출력(0부터 3까지)을 내는 기본적인 adder이다. Full-adder는 1bit의 세 이진수를...2025.01.20
-
홍익대학교 디지털논리실험및설계 3주차 예비보고서 A+2025.05.041. 2-bit 복호기 2-bit 복호기의 경우 2-bit input의 가능한 모든 조합 4가지 (00, 01, 10, 11) 각각에 대한 디코딩 게이트의 출력을 통해서 어떤 input이 들어왔는지 확인할 수 있습니다. 기본 실험 (1) 회로의 경우 (00, 01, 10, 11)에 대한 디코딩 게이트는 각각 (Y0, Y1, Y2, Y3)이고, 어떤 input 이냐에 따라서 특정 디코딩 게이트의 출력만 1이 되고 나머지는 0인 Active HIGH로 회로가 설계되었기 때문에 디코딩 게이트의 출력을 LED를 통해 확인함으로써 어떤 in...2025.05.04
5 / 6
