총 418개
-
[전자회로응용] Characteristics of Enhancement MOSFET 결과레포트 (만점)2025.01.281. MOSFET의 I-V curve MOSFET의 I-V curve에서 triode 영역과 saturation 영역을 수식으로 정의하고 물리적 의미를 분석하였습니다. triode 영역에서는 드레인 전류가 선형적으로 증가하며, saturation 영역에서는 드레인 전류가 일정한 값을 유지합니다. 이는 MOSFET의 동작 원리와 관련이 있습니다. 2. 2N7000 소자의 I-V 특성 DC sweep을 이용하여 2N7000 소자의 I-V 특성을 확인하였습니다. 이를 통해 MOSFET의 동작 영역과 특성을 이해할 수 있었습니다. 3. 2...2025.01.28
-
[전자공학응용실험]7주차_5차실험_실험 15 다단 증폭기_예비레포트_A+2025.01.291. 다단 증폭기 다단 증폭기의 개념과 등가회로를 설명하고, 다단 증폭기의 전압 이득 계산 방법을 제시하였습니다. 또한 작은 부하 저항을 구동하기 위한 2단 및 3단 증폭기 구성 방법을 설명하였습니다. 2. MOSFET 증폭기 특성 공통 소스 증폭기, 소스 팔로워 증폭기, 공통 게이트 증폭기의 전압 이득, 입력 임피던스, 출력 임피던스 특성을 정리하였습니다. 이를 바탕으로 다단 증폭기 설계 시 고려해야 할 사항을 설명하였습니다. 3. 2단 증폭기 설계 공통 소스 증폭기와 소스 팔로워를 연결한 2단 증폭기 회로를 제시하고, 이 회로의...2025.01.29
-
실험 23_연산 증폭기 응용 회로 1 예비보고서2025.04.281. 비반전 증폭기 비반전 증폭기는 연산 증폭기의 전압 이득이 무한대라고 가정하면 가상 단락의 개념을 이용하여 입력 전압이 출력 전압과 같다는 것을 보여준다. 하지만 실제 연산 증폭기의 전압 이득이 무한대가 아닌 A_0의 값일 경우 전체 전압 이득은 식 (23.2)와 같이 표현할 수 있다. A_0가 크면 클수록 이상적인 값으로부터의 오차가 줄어든다. 2. 반전 증폭기 반전 증폭기는 연산 증폭기의 전압 이득이 A_0의 값일 경우 전체 전압 이득은 식 (23.2)와 같이 표현할 수 있다. 역시 A_0가 크면 클수록 이상적인 값으로부터의...2025.04.28
-
중앙대 전자회로 설계 실습 예비보고서 7_Common Emitter Amplifier의 주파수 특성2025.01.111. Common Emitter Amplifier의 주파수 특성 이전 실험의 2차 설계 결과회로에 대하여 모든 커패시터의 용량을 10uF으로 하고 CE 증폭기에 100㎑, 20mVpp 사인파를 입력하였을 때의 출력파형을 PSPICE로 Simulation하였다. 출력전압의 최대값은 152mV, 최솟값은 -137mV이다. 입력신호의 주파수가 10㎐에서 10㎒까지 변할 때 CE amplifier의 주파수 특성을 PSPICE로 simulation하여 그래프로 그렸다. 입력신호의 주파수가 10㎐에서 Unit gain frequency까지 변...2025.01.11
-
[전자공학응용실험]5주차_4차실험_실험14 캐스코드 증폭기_결과레포트_A+2025.01.291. 캐스코드 증폭기 캐스코드 증폭기는 일반 소스 증폭기에 비해 더 큰 전압 이득과 더 높은 전력 저항을 가지는 장점이 있습니다. 하지만 두 개의 MOSFET을 사용해야 하므로 둘 다 바이어스를 해야 하는 단점이 있습니다. 따라서 전압 공급의 제한이 낮아집니다. 캐스코드 증폭기의 출력 저항은 M1 트랜지스터 자체의 출력 저항 ro1에 gm2ro2가 추가되어 증가합니다. PSpice에서는 VDD를 12V로 적용했지만 실험에서는 7V로 적용했고, RL 값도 PSpice에서는 10kΩ, 실험에서는 69.91kΩ으로 달랐기 때문에 전압 이...2025.01.29
-
전자회로실험 과탑 A+ 결과 보고서 (실험 15 다단 증폭기)2025.01.291. 다단 증폭기의 이론적 해석 다단 증폭기는 여러 증폭 단을 직렬로 연결하여 신호를 순차적으로 증폭하는 방식으로, 각 증폭 단이 가진 장점을 결합해 더 높은 전압 이득과 신호 증폭을 달성할 수 있다. 다단 증폭기의 주요 이론적 해석으로는 전압 이득, 입출력 임피던스, 주파수 응답, 바이어스 설정, 잡음 및 왜곡 등이 있다. 2. 2단 증폭기 실험 결과 2단 증폭기 실험에서는 각 MOSFET의 전압과 전류를 측정하고, 포화 영역에서 동작하는지 확인했다. 또한 소신호 등가회로를 이용해 이론적인 전압 이득을 계산하고, 실험 결과와 비교...2025.01.29
-
OP-AMP를 이용한 기본 증폭 실험 결과 보고서2025.01.051. OP-AMP의 정의와 특성 OP-AMP는 덧셈, 적분 등의 연산 기능을 갖는 고이득 직류 증폭기입니다. 이상적인 OP-AMP는 무한대의 전압 이득, 입력 저항, 주파수 대역폭을 가지며 오프셋 전압과 전류가 0입니다. 실제 OP-AMP는 이상적인 특성과 차이가 있지만 여전히 높은 전압 이득, 입력 저항, 넓은 주파수 대역폭을 가집니다. 2. 가상 접지 이상적인 OP-AMP에서는 입력 저항이 무한대이므로 입력단자 간 전압차가 0이 됩니다. 이를 가상 접지라고 하며, 이 개념은 OP-AMP 회로 해석에 중요한 역할을 합니다. 3. ...2025.01.05
-
전자회로(개정4판) - 생능출판, 김동식 지음 / 8장 연습문제 풀이2025.01.021. 공통소스 JFET 증폭기의 전압이득 공통소스 JFET 증폭기의 전압이득을 계산하기 위해 먼저 트랜스컨덕턴스 gm을 계산하고, 이를 이용하여 출력전압을 구한다. 출력전압은 입력전압에 비해 위상이 반전된다. 2. 공통 드레인 JFET 증폭기의 전압이득 공통 드레인 JFET 증폭기의 전압이득을 구하기 위해 교류소스저항 rs를 계산하고, 이를 이용하여 출력전압을 구한다. 출력전압은 입력전압과 동상이다. 3. 공통소스 MOSFET 교류증폭기의 전압이득 공통소스 MOSFET 교류증폭기의 전압이득을 구하기 위해 먼저 트랜스컨덕턴스 gm을 ...2025.01.02
-
전자회로실험 과탑 A+ 결과 보고서 (실험 14 캐스코드 증폭기)2025.01.291. 캐스코드 증폭기 캐스코드 증폭기는 입력단, 증폭단, 출력 특성으로 구성되어 있다. 입력단의 MOSFET M_1은 소스 팔로워 역할을 하며, 증폭단의 MOSFET M_2는 캐스코드 역할을 한다. 캐스코드 구조는 출력 저항을 크게 만들어 전압 이득을 향상시키며, 채널 길이 변조 효과를 최소화하여 넓은 대역폭에서 동작할 수 있다. 캐스코드 증폭기의 전압 이득은 대략적으로 A_v = g_m * R_D로 나타낼 수 있다. 2. 실험 절차 및 결과 실험에서는 V_GG 값을 변화시키며 출력 전압을 측정하였고, 트랜스컨덕턴스 g_m과 출력 ...2025.01.29
-
전자회로실험 과탑 A+ 결과 보고서 (실험 11 공통 소오스 증폭기)2025.01.291. 공통 소오스 증폭기 회로 공통 소오스 증폭기 회로에서 입력(v_t)은 게이트-소오스 전압(V_GS)이고, 출력(v_o)은 드레인-소오스 전압(V_DS)이다. 게이트-소오스 사이의 소신호 입력 전압에 비례하는 전류가 드레인에 흐르고, 이 전류가 출력 쪽의 저항 R_D에 의해 전압으로 변환되면서 전압을 증폭시킨다. 바이어스 회로를 포함한 공통 소오스 증폭기 회로에서 R_1, R_2, R_S는 게이트에 적절한 바이어스 전압을 제공해 MOSFET이 활성 영역(포화 영역)에서 동작하도록 한다. 2. 공통 소오스 증폭기의 입력-출력 특성...2025.01.29
5 / 42
