총 61개
-
Semiconductor Device and Design - 13~142025.05.101. Full Custom Design Full Custom Design은 표준화된 셀 라이브러리를 사용하지 않고 모든 회로를 설계하는 방식입니다. 장점은 칩 가격이 낮고 성능과 면적 효율이 높지만, 설계 기간이 길고 복잡도와 위험이 높습니다. 2. Semi Custom Design Semi Custom Design은 표준 셀과 메모리 생성기를 사용하는 빠른 설계 방식입니다. 장점은 단순성과 널리 사용되는 방식이지만, 셀 성능이 제한적이고 설계 면적 효율이 낮습니다. 3. Gate Array Gate Array는 기본 논리 게이트와...2025.05.10
-
JK flip-flop 동작 특성 실험 보고서2025.11.161. JK Flip-Flop의 기본 동작 JK flip-flop은 메모리 소자의 기본 구성 요소로, NOR gate(7402)를 사용하여 RS latch를 구성한다. CLK의 trailing edge에서 trigger되며, J와 K의 입력값에 따라 출력이 결정된다. J=0, K=0일 때는 출력값을 유지하고, J=0, K=1일 때는 리셋, J=1, K=0일 때는 셋, J=1, K=1일 때는 반전된 값이 번갈아 나타난다. 2. IC 7476 Single Chip JK Flip-Flop IC 7476에는 2개의 JK flip-flop이 ...2025.11.16
-
중앙대 전기회로설계실습 3차 예비보고서2025.04.271. 분압기(Voltage Divider) 설계 이 보고서는 부하 효과를 고려한 분압기(Voltage Divider) 설계 및 제작 과정을 다루고 있습니다. 설계 목표는 12V DC 전원을 사용하여 정격 전압 3V, 정격 전류 3mA인 IC 칩에 전력을 공급하는 것입니다. 보고서에서는 부하 효과를 고려하지 않은 잘못된 설계와 부하 효과를 고려한 현실적인 설계를 비교하고 있습니다. 현실적인 설계에서는 분압기 전류를 총 전류의 10% 정도로 설정하고, 추가 저항을 사용하여 출력 전압을 3V로 맞추는 과정을 설명하고 있습니다. 1. 분압...2025.04.27
-
아날로그 및 디지털 회로설계 실습: Stopwatch 설계2025.11.151. BCD 카운터 및 7-Segment LED 디스플레이 Function generator를 이용하여 1Hz의 클럭 신호를 생성하고 이를 BCD 카운터(10진 카운터)에 연결한다. BCD 카운터의 4bit 출력을 BCD to 7-segment 디코더를 통해 7-segment LED에 표시한다. 과전류 방지를 위해 330Ω 저항을 연결하며, 디코더 출력 방식과 LED 타입의 매칭을 고려한다. 결과적으로 0부터 9까지 순차적으로 표시되는 1자리 숫자 카운터를 구현한다. 2. 다중 자리 카운터 설계 및 최대값 제어 1자리 카운터 회로를...2025.11.15
-
[중앙대학교 2학년 2학기 전기회로설계실습] 예비보고서3 구매 시 절대 후회 없음(A+자료)2025.04.281. 분압기(Voltage Divider) 설계 이 자료는 전기회로 설계 및 실습 과목의 예비보고서 3에 대한 내용입니다. 주요 내용은 부하효과(Loading Effect)를 고려한 분압기(Voltage Divider)의 설계, 제작 및 실험 결과 분석입니다. 설계 목표는 12V 고정 DC 전원을 이용하여 3V ± 10%, 3mA ± 10% 사양의 IC 칩에 전력을 공급할 수 있는 분압기를 설계하는 것입니다. 먼저 부하효과를 고려하지 않은 잘못된 설계를 하고, 이를 보완하여 부하를 고려한 현실적인 설계를 진행합니다. 각 설계에 대한...2025.04.28
-
RFID 기술의 개념, 구성, 작동방법 및 활용 사례2025.11.151. RFID 기술의 정의 및 구성 RFID(Radio Frequency Identification)는 IC칩과 무선을 통해 식품, 동물, 사물 등 다양한 개체의 정보를 관리할 수 있는 인식 기술입니다. RFID는 생산에서 판매까지 전 과정의 정보를 초소형칩에 내장시켜 무선 주파수로 추적할 수 있도록 한 기술로, '전자 태그', '스마트 태그', '전자 라벨', '무선 식별' 등으로 불립니다. RFID의 구성은 정보를 가진 칩(Silicon chip)과 Antenna로 이루어진 RFID Tag, Tag를 인식하는 RFID Reade...2025.11.15
-
홍익대_디지털논리회로실험_4주차 예비보고서_A+2025.01.151. 멀티플렉서와 부호기(encoder)의 차이 멀티플렉서는 여러 가지의 입력 중 하나를 골라 그대로 출력하지만, 부호기는 입력 신호에 대응하는 출력 단자의 조합에 맞춰 출력한다. 멀티플렉서는 선택하는 것이지만 부호기는 변환하는 것이라 볼 수 있다. 2. 4-to-1 Multiplexer 74153, 2-to-1 Multiplexer 74157, 1-of-4 Decoder 74139, 3-INPUT AND 게이트 7411의 datasheet 74153 칩에는 4-to-1 multiplexer가 2개 들어있으며 EN은 Active l...2025.01.15
-
TTL 논리 회로 설계 및 실험2025.11.161. TTL과 CMOS 입출력 특성 TTL은 Low Level 0V~0.8V, High Level 2V~전원전압으로 인식하며, 입력 전류는 High에서 20μA, Low에서 4~8mA입니다. CMOS는 전원전압 5V 기준으로 Low Level 0V~1.66V, High Level 3.33V~5V로 인식하며, 입력핀에는 거의 전류가 흐르지 않습니다. CMOS 출력이 Low일 때 약 5mA의 유입 전류가 발생합니다. 2. 팬아웃(Fan-out) 개념 팬아웃은 1개의 출력 단자에서 신호를 추출할 수 있는 최대 허용 출력선의 수입니다. 출...2025.11.16
-
디지털회로실험: 기본논리함수와 RS래치2025.11.151. XOR 게이트 등가회로 74LS04, 74LS08, 74LS32 칩을 사용하여 XOR 게이트 등가회로를 구성하는 실험이다. XOR 게이트는 두 개의 입력이 서로 다를 때만 출력이 1이 되는 논리회로이며, 신호 1은 5V 전압, 신호 0은 접지를 의미한다. 오실로스코프로 출력값을 확인할 수 있으며, 신호 1일 때 그래프가 5V 위치로 평행이동한다. 게이트 칩의 데이터시트 확인과 GND, Vcc 연결이 중요하다. 2. RS 래치(RS-Latch) NAND 게이트로 구성한 RS 래치의 동작원리를 다루는 실험이다. R=1, S=0일 ...2025.11.15
-
OP Amp의 기본 특성 및 이상적·실제 연산 증폭기2025.11.131. 이상적 연산 증폭기 (Ideal Operational Amplifier) 연산 증폭기는 집적회로(IC) 칩으로 여러 트랜지스터와 저항으로 구성된 소형 패키지이며 5개 이상의 단자를 가진다. 입력 단자는 +, - 2개로 이루어져 있고, 출력 단자는 두 입력 단자의 전압 차이를 증폭한 전압을 출력한다. 가산, 적분, 미분 등의 수학적 연산을 수행하는 회로에 사용되며 비디오, 오디오 증폭기, 발전기 등에 광범위하게 적용된다. 2. 실제 연산 증폭기 (Real Operational Amplifier) 실제 연산 증폭기는 이상적 연산 ...2025.11.13
4 / 7
