총 240개
-
실험 22_연산 증폭기 특성 예비보고서2025.04.281. 연산 증폭기의 특성 이 실험에서는 연산 증폭기의 전압 이득, 입력 저항, 출력 저항, 대역폭, 옵셋 전압, 슬루율 등 기본적인 성능 파라미터들을 익히고 실험을 통해서 측정하여, 이를 바탕으로 연산 증폭기를 이용한 응용 회로를 설계할 수 있는 능력을 배양하고자 한다. 2. 연산 증폭기의 이득과 대역폭 연산 증폭기를 이용해서 피드백 회로를 구성하면 이득과 대역폭 사이에는 상충 관계가 성립한다. 연산 증폭기 자체의 3dB주파수를 f_1 이라고 할 때, 피드백 회로를 구성하면 (1+R_2/(R_1+R_2)A_0)f_1으로 3dB 주파...2025.04.28
-
고려대학교 디지털시스템실험 A+ 10주차 결과보고서2025.05.101. SRAM 구현 및 읽기/쓰기 동작 본 실험을 통하여 16X4 SRAM을 구현하고 메모리에 데이터를 읽고 쓰는 과정을 이해할 수 있었습니다. SRAM을 이용하여 계산기를 구현할 때 결과값이 FPGA에 나타나지 않는 문제가 있었는데, 7 segment control module에서 rst 값에 1을 넣어주는 것으로 이 문제를 해결할 수 있었습니다. 2. SRAM을 이용한 계산기 구현 8X4 SRAM을 이용하여 계산기를 구현하는 실험을 진행하였습니다. SRAM을 프로젝트에 응용하여 각종 데이터를 저장하고 읽을 수 있도록 하면 좋을 ...2025.05.10
-
A+ 정보통신실험 4주차 예비보고서 - OP-AMP 연산 증폭 회로2025.01.041. 연산 증폭기 연산 증폭기는 두 입력단자에 인가된 신호의 차를 연산 증폭기의 자체 이득만큼 증폭한 후 단일 신호로 출력합니다. 이상적인 연산 증폭기는 개방루프 이득과 입력저항이 무한대, 입력 바이어스 전류와 출력저항이 0, 공통 모드 제거비가 무한대의 특성을 가집니다. 연산 증폭기에는 가상단락과 가상접지 특성이 있어 부귀환을 걸어 사용하면 선형동작 범위가 넓어집니다. 2. 반전 증폭기 반전 증폭기는 폐루프 이득의 부호가 마이너스(-)로, 입력신호와 출력신호의 위상이 반전됩니다. 반전 증폭기에 두 개 이상의 입력이 인가되면 반전 ...2025.01.04
-
[A+레포트] 어셈블리어의 특징과 명령어 형식을 설명하시오.2025.01.131. 어셈블리어의 개념 및 특징 어셈블리어는 컴퓨터 아키텍처에 밀접하게 연관된 저수준 프로그래밍 언어입니다. 이는 기계어 코드에 대응하는 기호적인 명령어를 사용하여 프로그래밍을 수행합니다. 어셈블리어의 가장 큰 특징은 기계어와의 1:1 대응 관계에 있습니다. 이로 인해 프로그래머는 컴퓨터의 작동 원리와 메모리 구조를 정확히 이해하고, 이를 바탕으로 최적화된 코드를 작성할 수 있습니다. 그러나 어셈블리어의 사용은 코드의 가독성이 낮고, 작성 및 유지 보수가 어렵다는 단점이 있습니다. 2. 어셈블리어의 명령어 형식과 구조 어셈블리어의 ...2025.01.13
-
CPU의 논리회로 구성에서 연산장치와 제어장치에 대해 설명하세요2025.05.141. 연산장치 ALU CPU(Central Processing Unit)는 명령어를 실행하고 계산을 수행하는 컴퓨터 시스템의 핵심 구성 요소이다. CPU 내에서 산술 논리 장치(ALU)는 산술 및 논리 연산을 수행하는 데 중요한 역할을 한다. ALU는 이진 데이터에 대한 수학적 계산과 논리적 비교를 수행하는 디지털 회로이다. 주요 기능은 산술 연산, 논리 연산, 데이터 비교를 포함한다. ALU는 가산기, 멀티플렉서, 논리 게이트 및 레지스터와 같은 다양한 구성 요소로 구성되며, CU와 밀접하게 상호 작용한다. 2. 제어 장치(CU)...2025.05.14
-
정보통신개론 ) 패리티 비트, CRC 에러 검출, 비교 관련, 채널용량2025.04.281. 패리티 비트 정보, 비트를 이용하는 방식과 비트 구성열을 이용하는 방식으로 패리티 비트를 구하고, 에러 발견 방법을 표현하였다. 패리티 비트는 2의 거듭제곱 부분에 배치되어 그 위치에서 홀수 패리티 조건을 만족하도록 만드는 것이다. 에러 발생 확인은 패리티 비트를 포함한 수에 대하여 각 비트 확인 시 홀수인지 확인하여 오차가 없음을 확인할 수 있다. 2. CRC 에러 검출 수신 메시지가 11000110일 때, CRC 부호화를 위해 에러가 발생하였는지 판단하고, 에러 발생 시 FCS를 4bit로 표현하였다. 또한 10001110...2025.04.28
-
Multiplexer 가산-감산 예비보고서(고찰포함)A+2025.01.131. 멀티플렉서 멀티플렉서는 N개의 입력 데이터에서 1개의 입력만을 선택하여 단일 channel로 전송하는 것을 말하고, demultiplexer은 이와 반대의 동작을 한다. 멀티플렉서의 논리식은 Y=A⨁B = ĀB+AḆ로 디코더와 유사하다. 멀티플렉서는 데이터통신 시스템에서 특정의 데이터를 선정하기 위하여 사용할 수도 있으며 다수의 RAM이나 ROM을 이용하여 논리회로의 합성도 가능하다. 2. 전가산기 전가산기는 컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위한 논리 회로의 일종이다. 전가산기는 3개의 디지털 입력(비트)을 받고, ...2025.01.13
-
양자컴퓨터 PPT2025.01.161. 양자컴퓨터 등장배경 오늘날 트랜지스터 기술이 발달하면서 트랜지스터 크기가 점점 작아지고 있습니다. 하지만 트랜지스터가 원자 크기에 가까워지면 양자 터널 현상으로 인해 비트 역할을 하지 못하게 됩니다. 이에 따라 컴퓨터 성능을 높이기 위한 새로운 돌파구로 양자컴퓨터가 등장하게 되었습니다. 2. 양자컴퓨터 구조 양자컴퓨터는 기존 컴퓨터의 비트와 달리 큐비트라는 데이터 구조를 사용합니다. 큐비트는 0과 1의 중첩 상태를 가지며, 측정 시 확률적인 결과를 얻게 됩니다. 양자컴퓨터는 이러한 큐비트의 특성을 활용하여 병렬 처리를 수행할 ...2025.01.16
-
중앙대학교 아날로그및디지털회로설계실습 9차 예비보고서2025.01.061. 전가산기 설계 전가산기는 입력 A, B와 이전 연산의 carry bit Cin을 더하여 생긴 합 S와 그때 발생한 carry bit Cout을 출력한다. Karnaugh 맵을 이용하여 간소화된 Sum of product 또는 Product of sum 형태의 불리언 식을 구하고, 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계하였다. 또한 XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하였다. 2. 2-Bit 가산기 회로 설계 2-Bit 가산기는 두 개의...2025.01.06
-
어셈블리어의 특징과 명령어 형식2025.01.031. 어셈블리어 어셈블리어는 컴퓨터 프로그래밍 언어의 한 종류로 저급언어에 속하는 언어입니다. 어셈블리어는 어셈블러라는 프로그램을 사용하기 위해서 쓰는 프로그램 언어로, 기계어와 거의 일대일로 이루어집니다. 어셈블리어는 하드웨어에 직접 접근해서 프로그램을 처리하며, 명령의 실행 속도가 가장 빠르지만 세밀하게 프로그래밍해야 한다는 단점이 있습니다. 하지만 하드웨어를 효율적으로 제어할 수 있기 때문에 많은 사람들이 이 언어를 배웁니다. 2. 어셈블리어 명령어 형식 어셈블리어의 명령어 형식은 다음과 같습니다. Label은 명령어나 데이터...2025.01.03
4 / 24
