총 85개
-
중앙대학교 아날로그및디지털회로설계실습 8차 예비보고서2025.01.041. RS 래치 RS 래치는 두 개의 NOR 게이트 또는 NAND 게이트를 이용하여 만들 수 있습니다. NOR 게이트 RS 래치와 NAND 게이트 RS 래치는 같은 입력에 대해 출력이 반대입니다. NOR 게이트 RS 래치는 S와 R이 모두 0일 때 이전 값이 유지되고, NAND 게이트 RS 래치는 S와 R이 모두 1일 때 이전 값이 유지됩니다. 또한 NOR 게이트 RS 래치는 S와 R이 모두 1인 경우, NAND 게이트 RS 래치는 S와 R이 모두 0인 경우에 부정 입력이 나타납니다. 진동 또는 준안정 상태를 방지하기 위해 부정 입...2025.01.04
-
디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 22025.05.161. 부울대수와 카르노맵 실험 1에서는 다음 회로를 시뮬레이션하고 진리표를 완성하였으며, 카르노 맵을 이용하여 각각의 논리식을 구하였습니다. 실험 결과는 이론값과 대체적으로 유사하게 나왔으며, 논리레벨 H 단계는 4.4V 정도로 충분히 잘 나왔고, 논리레벨 L 단계에서도 0.xxxV 정도로 거의 흡사한 결과를 보였습니다. 2. RS Flip-Flop 실험 3에서는 NOR 게이트, NAND 게이트, 그리고 클럭 신호를 이용한 RS Flip-Flop 회로를 각각 시뮬레이션하고 진리표를 작성하였습니다. 실험 결과 역시 이론값과 대체적으로...2025.05.16
-
디지털 회로 실험 및 설계 - Encoder, Decoder 실험 22025.05.161. 디지털 회로 실험 이 보고서는 디지털 회로 실험 및 설계 과정에서 Encoder와 Decoder 실험을 수행한 결과를 다루고 있습니다. 실험에서는 74LS148 Encoder와 74LS138 Decoder 회로를 구현하고, 입력에 따른 출력 동작을 확인하였습니다. 또한 JK Flip-Flop의 동작도 관찰하였습니다. 실험 결과 분석에서는 초기값, 우선순위 인코딩, 디코딩 동작 등을 이론적으로 설명하였습니다. 오차 분석에서는 전류 측정의 불확실성, 점퍼선의 저항, 브레드보드의 상태 등이 실험 결과와 이론의 차이를 발생시킨 요인으...2025.05.16
-
디지털공학개론 ) 1. JK 플립플롭을 이용하여 3비트 2진 카운터를 설계하는 과정을 나타내시오. 2. T 플립플롭을 이용하여 3비트 2진 카운터를 설계하는 과정을 나타내시오.2025.04.281. 플립플롭 플립플롭은 클럭 입력을 가지는 2진 기억소자로서 쌍안정 회로라고 불리기도 한다. 즉 이는 클럭 입력이 존재하는 동기식 순서논리회로의 기본적인 소자이다. 이 플립플롭은 '클럭' 입력과 '래치' 소자로서 이루어져 있다. 플립플롭은 비트 기억을 위해 순서논리회로에서 사용되는 요소로서 역할하고 있다. SR 플립플롭, JK플립플롭, T 플립플롭, D 플립플롭 등이 존재하고, 이중 JK플립플롭이 가장 많이 사용된다. 2. JK 플립플롭 JK플립플롭은 SR 플립플롭을 보완한 것으로 SR 플립플롭은 입력이 모두 1인 상태에서 부정을...2025.04.28
-
에지트리거형 플립플롭 (D-, JK-, T-)의 특성 비교 및 설명2025.05.111. D 플립플롭 D 플립플롭은 디지털 회로에서 사용되는 가장 간단한 형태의 플립플롭입니다. D 입력이 클록 신호의 상승 에지에서 Q 출력으로 전달되며, 출력은 입력 값에 따라 변경됩니다. D 플립플롭은 데이터 저장 및 동기화에 활용됩니다. 2. JK 플립플롭 JK 플립플롭은 D 플립플롭의 발전된 형태로, J 입력과 K 입력의 조합에 따라 출력 상태를 변경할 수 있습니다. JK 플립플롭은 초기 상태 설정과 상태 제어에 활용되며, 복잡한 시퀀스 제어에 유용합니다. 3. T 플립플롭 T 플립플롭은 T 입력에 따라 출력 값을 반전시킵니다...2025.05.11
-
아날로그 및 디지털 회로 설계 실습 (결과) - 카운터 설계 A+2025.01.291. 동기 8진 카운터 설계 실험 조 (김민정, 김보민, 조선, 최수빈)은 동기 8진 카운터 회로를 설계하였습니다. 회로 구성은 그림 11-1과 같이 3개의 플립플롭을 사용하여 구현하였고, 출력 Q1, Q2, Q3에 LED를 연결하였습니다. 버튼 스위치를 통해 카운터를 동작시키고, 채터링 방지 회로를 추가하여 첫 번째 플립플롭의 CLK 단자에 연결하였습니다. 버튼을 누르면서 카운터가 정상적으로 동작하는지 확인하였고, 채터링 방지 회로를 거치지 않고 버튼 스위치 출력을 연결했을 때의 결과와 비교하였습니다. 실험 결과 동기 8진 카운터...2025.01.29
-
한양대 counter2025.05.041. JK Flip Flop JK Flip Flop은 SR FF에 and gate를 추가한 FF이다. SR FF에서 (1,1)을 사용하지 못하는 한계점을 극복하는 Flip-Flop으로 set, reset이 (1,1)일 때 output 값이 toggle 즉, 반전 된다. S(set) R (reset) FF과 마찬가지로, J는 set K는 reset을 뜻한다. JK Flip-Flop의 timing diagram은 다음 과 같다. 다른 FF과 마찬가지로 output 값에서 time delay가 발생한다. (1,1)일 때 toggle 반전...2025.05.04
-
홍익대 디지털논리실험및설계 1주차 예비보고서 A+2025.05.161. AND 게이트 AND 게이트의 형태(QUAD 2-INPUT AND GATE)와 배치도, 이름(SN54/74S08)이 나와있다. GUARANTEED OPERATING RANGES에는 사용되는 소자들의 최소, 최대 범위와 이의 단위를 나타내며, DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE에는 직류(DC)를 연결했을 때의 특징이 나와있다. AC CHARACTERISTICS에는 교류(AC)를 연결했을 때의 특성이 나와있다. 기본 실험(1)은 2개의 값을 입력받아 1개의 값을 출력하는 A...2025.05.16
-
디지털논리회로 2장 연습문제 풀이2025.11.131. 디지털논리회로 디지털 시스템의 기본을 이루는 논리회로에 대한 학습 자료입니다. 이진 신호를 처리하는 논리 게이트와 이들의 조합으로 구성된 회로의 동작 원리를 다룹니다. 디지털 전자공학의 핵심 개념으로 컴퓨터와 각종 디지털 기기의 설계 기초가 됩니다. 2. 논리 게이트 및 부울 대수 AND, OR, NOT 등의 기본 논리 게이트와 이들의 조합으로 이루어진 복합 논리 회로를 분석합니다. 부울 대수를 이용하여 논리식을 단순화하고 회로를 최적화하는 방법을 학습합니다. 3. 조합논리회로 입력 신호의 현재 상태에만 의존하여 출력이 결정되...2025.11.13
-
조합논리회로와 순서논리회로의 종류 및 특징(회로) 조사2025.05.101. 조합논리회로 조합논리회로는 논리곱(AND), 논리합(OR), 논리 부정(NOT)의 세 가지 기본 논리회로의 조합으로 만들어지며, 입력 신호, 논리 게이트 및 출력 신호로 구성된다. 조합 논리회로는 순서 논리회로와 달리 들어온 입력에 그대로 출력되어 전 회로 등의 영향을 받지 않으며, 기억 소자도 사용하지 않는다. 조합 논리회로의 기본이 되는 가산기, 비교기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서, 감산기 등을 알아보았다. 2. 순서논리회로 순서논리회로는 현재의 입력값과 이전 출력 상태에 따라 출력값이 결정되는 논리회로이다...2025.05.10
4 / 9
