총 85개
-
[예비보고서] 11.카운터 설계2025.04.251. 4진 비동기 카운터 교재 이론부의 그림 14-2는 2개의 JK Flip Flop을 이용한 4진 비동기 카운터를 나타낸다. 입력 클럭 펄스 2개마다 Q1 출력은 1개의 펄스를 만들게 되며, Q1 펄스 신호 2개마다 Q2 출력은 1개의 펄스를 만들 것이다. 즉, 1MHz 펄스가 입력된다면 Q1 신호의 주파수는 주파수가 절반이 되므로 0.5MHz, Q2 신호의 주파수는 Q1 신호 주파수의 절반이 되므로 0.25MHz이다. 2. 8진 비동기 카운터 설계 11-3-1에서 설계한 4진 비동기 카운터는 2개의 JK Flip Flop으로 구...2025.04.25
-
디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 22025.05.161. JK Flip-Flop 실험 JK 플립플롭에서 입력 J와 K가 모두 1일 때, 출력 Q와 Q'의 논리 레벨이 바뀌는 토글(Toggle)이 잘 일어난 모습이다. 논리레벨이 0일 때 완전 0이 아닌 0.15V 수준의 0에 매우 비슷한 값이 나왔으며, 논리레벨이 1일 때는 완전 5V가 아닌, 4.5V 수준의 5V에 매우 비슷한 값이 나왔다. 2. D Flip-Flop 실험 D 플립플롭은 이론상, D = 1일 때 Q = 1이 되고, D = 0 이면 Q = 0 이 된다. 그러므로 결과적으로 입력 D와 출력 Q는 항상 같다는 성질을 가지...2025.05.16
-
한양대 디지털 IC 개요 및 조합논리회로2025.05.041. 조합논리회로 조합논리회로는 현재 입력에 따라 출력이 항상 똑같이 결정되는 논리회로를 뜻한다. 이와 반대로, 순차논리회로는 현재 입력 뿐만 아니라 이전 입력에도 영향을 받는다. SOP (SUM OF PRODUCT)와 POS (PRODUCT OF SUM)의 차이도 알아야 한다. SOP는 곱의 합이고 POS는 합의 곱이다. 간략화된 곱의 합의 기능을 하기 위해서는 1. Algebraic(대수) 간략화 방식 2. K-MAP 3. Quine-McCluskey 방식이 있다. 1번은 정확하지만 한 눈에 보기 어려운 단점이 있고, 3번은 표...2025.05.04
-
기초전자회로실험 (전체리포트)2025.01.181. 전자회로 기본 실험 이번 실험에서는 전자회로의 기본적인 계측기 사용법과 직병렬 회로, 다이오드 회로 설계 및 기판 납땜 실습을 진행했습니다. 저항, 멀티미터, 파워서플라이, 브레드보드 등의 기본 소자와 회로 구성 방법을 익혔고, 전압 분배 법칙, 전류 분배 법칙, KVL, KCL 등 전자회로의 기본 이론을 학습했습니다. 또한 다이오드의 특성과 정류 회로에 대해서도 실험을 진행했습니다. 2. 트랜지스터 특성 실험 2주차에는 트랜지스터의 종류와 리드선 확인, 트랜지스터 회로 구성 및 전압/전류 측정 실험을 진행했습니다. 트랜지스터...2025.01.18
-
컴퓨터구조(전자계산시 논리회로에서 조합논리회로와 순서논리회로의 차이점)2025.05.161. 조합논리회로 조합논리회로란 현재의 입력값에 따라 출력에는 항상 똑같은 값이 결정되는 논리회로로, 기억 장치가 따로 쓰이지 않는 논리회로를 의미한다. 조합논리회로는 논리곱, 논리합, 논리 부정의 세 가지 기본 논리 회로를 조합하여 구성되며 입력, 논리 게이트, 출력으로 구성된다. 조합논리회로에는 반가산기, 전가산기, 반감산기 등이 있다. 2. 순서논리회로 순서논리회로는 이전 상태에서의 신호 및 외부 입력 신호에 따라 출력이 결정되는 회로로, 이전 상태를 계속 유지하기 위해서는 되먹임 논리회로를 가지고 있어야 한다. 순서논리회로는...2025.05.16
-
디지털회로 실험 보고서 전체본2025.01.171. AND, OR, NOT 게이트 실험 01에서는 AND 게이트와 OR 게이트의 논리 동작을 실험하고, NOT 게이트의 논리 동작을 실험했습니다. AND 게이트는 모든 입력이 1일 때 출력이 1이 되고, OR 게이트는 어느 한 입력이 1이면 출력이 1이 됩니다. NOT 게이트는 입력과 반대의 논리 레벨을 출력합니다. 실험 결과를 통해 이러한 게이트의 논리 동작을 확인할 수 있었습니다. 2. NAND, NOR 게이트 실험 02에서는 NAND 게이트와 NOR 게이트의 논리 동작을 실험했습니다. NAND 게이트는 AND 논리의 부정이며...2025.01.17
-
디지털회로실험: 기본논리함수와 RS래치2025.11.151. XOR 게이트 등가회로 74LS04, 74LS08, 74LS32 칩을 사용하여 XOR 게이트 등가회로를 구성하는 실험이다. XOR 게이트는 두 개의 입력이 서로 다를 때만 출력이 1이 되는 논리회로이며, 신호 1은 5V 전압, 신호 0은 접지를 의미한다. 오실로스코프로 출력값을 확인할 수 있으며, 신호 1일 때 그래프가 5V 위치로 평행이동한다. 게이트 칩의 데이터시트 확인과 GND, Vcc 연결이 중요하다. 2. RS 래치(RS-Latch) NAND 게이트로 구성한 RS 래치의 동작원리를 다루는 실험이다. R=1, S=0일 ...2025.11.15
-
디지털집적회로설계 7주차 실습: MUX와 D-FF 구현2025.11.151. 2-to-1 MUX (멀티플렉서) 2-to-1 MUX는 게이트 레벨에서 2개의 AND 게이트, 1개의 NOT 게이트, 1개의 OR 게이트로 구성된다. 3개의 입력 신호(in0, in1, S)를 받아 선택 신호 S에 따라 in0 또는 in1을 출력으로 선택한다. 트랜지스터 레벨에서는 각 서브서킷(inverter, AND1, AND2, OR)으로 구현되며, OR은 NOR과 INVERTER의 조합으로 구현된다. 파형 분석을 통해 S=0일 때 in0이 출력되고 S=1일 때 in1이 출력됨을 확인할 수 있다. 2. D Flip-Flop...2025.11.15
-
에지트리거형 플립프롭(D-, JK-, T-)의 특성 비교2025.11.171. D 플립프롭 D 플립프롭은 디지털 회로에서 가장 간단한 형태의 플립프롭으로, 하나의 데이터 입력(D)과 클록 입력을 가집니다. 클록 신호의 상승 에지에서 D 입력이 Q 출력으로 전달되며, D 입력의 값을 저장하고 유지합니다. 클록 신호의 상승 에지에만 반응하여 안정적이고 예측 가능한 동작을 보장하며, 데이터 저장 및 동기화에 필수적인 요소로 사용됩니다. 2. JK 플립프롭 JK 플립프롭은 J 입력, K 입력 및 클록 입력을 가지며, J와 K 입력의 조합에 따라 출력 상태를 변경합니다. J=0, K=0일 때는 출력을 유지하고, ...2025.11.17
-
디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 12025.05.161. 부울 대수 부울 대수(Boolean Algebra)는 영국의 수학자 조지 부울이 19세기 중반에 고안한 논리 수학입니다. 부울 대수는 AND, OR, NOT 논리를 이용하여 논리식을 표현하며, 논리식의 각 변수는 0과 1의 값(논리 레벨)을 가지고 논리 연산이 가능합니다. 부울 대수의 기본 법칙에는 교환법칙, 결합법칙, 분배법칙이 있으며, 부울 정리에는 OR 논리, AND 논리, NOT 논리가 포함됩니다. 2. 카르노 맵 논리식을 간소화할 때는 카르노 맵을 주로 활용합니다. 카르노 맵은 변수의 개수에 따라 작성되며, 2변수 또...2025.05.16
3 / 9
