총 698개
-
중앙대학교 아날로그및디지털회로설계실습 10차 예비보고서2025.01.041. 7-segment 및 Decoder 회로 설계 이 예비보고서는 7-segment와 Decoder 회로 설계에 대해 다루고 있습니다. 7-segment는 10진수 방식의 출력을 표시하기 위해 사용되며, Decoder는 2진수 출력을 7-segment에 적합한 형태로 변환해줍니다. 이 실습에서는 74LS47 Decoder 소자를 사용하여 7-segment 구동 회로를 설계하였습니다. Decoder의 핀 기능과 Common anode/cathode 타입 7-segment의 차이점, 그리고 회로 설계 시 고려사항 등이 자세히 설명되어...2025.01.04
-
아날로그 및 디지털회로 설계 실습 실습8_래치와 플립플롭_결과보고서2025.01.211. 래치 이번 실습에서는 논리 gate(nand, inverter)를 사용해 래치와 플립플롭의 회로를 설계하였다. 입력의 변화에 민감한 래치의 특성을 확인할 수 있었다. 래치는 주로 메모리 회로의 데이터 저장에 사용된다. 2. 플립플롭 플립플롭은 클록과 함께 들어온 입력에 민감한 특성을 가지고 있다. 플립플롭은 CPU에 사용된다. 래치와 플립플롭은 디지털 회로에서 매우 중요한 역할을 담당하고 있고 다양한 곳에서 사용되므로 그 동작 원리를 이해하고 회로를 구성할 수 있는 능력을 키우는 것이 중요하다. 3. RS 래치 실험에서 구성한...2025.01.21
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 11. 카운터 설계2025.04.291. 4진 비동기 카운터 4진 비동기 카운터 회로에 1MHz의 구형파를 인가하면 Q1 신호의 주파수는 0.5MHz, Q2 신호의 주파수는 0.25MHz가 된다. 입력 신호, Q1 신호, Q2 신호의 파형을 확인할 수 있다. 2. 8진 비동기 카운터 4진 비동기 카운터에 JK Flip Flop을 하나 더 연결하면 8진 비동기 카운터를 설계할 수 있다. 버튼 스위치를 CLK 입력에 연결하여 버튼을 누를 때마다 카운트가 증가하도록 하고, Q1, Q2, Q3 출력 신호에 LED를 연결하여 카운터 상태를 표시할 수 있다. 3. 10진 비동기...2025.04.29
-
아날로그 및 디지털 회로 설계실습 예비보고서 4주차2025.01.171. 전압제어 발진기 전압제어 발진기(VCO: Voltage Controlled Oscillator)를 설계하고 전압을 이용한 발진 주파수의 제어를 실험으로 확인한다. 슈미츠 회로의 특성을 실험하고, 시뮬레이션 도구를 이용하여 슈미트 트리거 회로를 설계한다. 또한 전압제어 발진기 회로를 설계하고 출력 파형을 관찰하며, 전압 변화에 따른 주파수 변화를 그래프로 나타낸다. 중심 주파수 2kHz가 되도록 회로를 설계하고, 슈미츠 회로의 저항비와 커패시터 값 변화에 따른 출력 파형 변화를 관찰한다. 1. 전압제어 발진기 전압제어 발진기(V...2025.01.17
-
중앙대 아날로그및디지털회로설계실습 예비보고서 9장 4bit adder 회로설계2025.05.051. 조합논리회로 조합논리회로의 한 예로 가산기 회로를 설계하는 방법을 설명합니다. 전가산기의 진리표, Karnaugh 맵을 이용한 불리언식 간략화, NAND-NAND 또는 NOR-NOR 로직 회로 설계, XOR gate를 이용한 다단계 조합 논리 회로 설계 등의 내용이 포함되어 있습니다. 2. 2Bit 가산기 회로 위에서 설계한 전가산기 회로를 연결하여 2Bit 가산기 회로를 설계하는 방법을 설명합니다. XOR gate를 이용한 전가산기 두 개를 연결하여 2Bit 가산기 회로를 구현하는 내용이 포함되어 있습니다. 1. 조합논리회로...2025.05.05
-
[A+보장]한양대에리카A+맞은 레포트,논리설계실험,디지털 IC 개요, 조합논리회로,Combinational Logic Circuit2025.01.151. 디지털 IC 개요 디지털 IC는 0과 1을 나타내기 위해 이산적인 범위의 전압을 사용하는 회로이다. 디지털 회로는 조합회로와 순차회로로 분류되며, 조합회로는 현재의 입력 값에 의해서만 출력 값이 결정되는 회로이고 순차회로는 현재의 입력 값과 바로 전의 입력 값에 의해 출력 값이 결정되는 회로이다. 2. 조합논리회로 조합논리회로는 현재의 입력 값에 따른 출력 값을 표현하고 입력으로부터 출력까지의 지연시간으로 이루어진다. 기본적인 논리회로인 논리곱, 논리합, 논리부정 등의 기본적인 논리소자의 조합으로 만들어진다. 3. 부울 대수 ...2025.01.15
-
전기및디지털회로실험 실험 6. 논리조합회로의 설계 예비보고서2025.05.101. 논리게이트의 조합과 설계 논리게이트의 조합으로 복잡한 논리적 함수관계를 구현하는 방법을 설명합니다. 불대수와 논리 다이어그램을 사용하여 원하는 기능을 수행하는 논리회로를 구현할 수 있습니다. 진리표를 작성하고 이를 바탕으로 부울 대수식과 논리회로도를 도출하는 과정을 설명합니다. 2. 카르노 맵에 의한 논리회로의 단순화 카르노 맵은 불 대수 함수를 단순화하는 방법입니다. 입력변수와 출력을 도식화하고 같은 출력의 패턴을 찾아 묶음으로 단순화합니다. 또한 Don't Care 조건을 활용하여 효율적으로 카르노맵의 답을 구할 수 있습니...2025.05.10
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 예비 보고서2025.01.041. PWM 제어 회로 PWM(Pulse Width Modulation) 제어회로는 출력 전압의 오차분만큼 펄스폭을 조정하여 출력 전압을 안정화 시키는 회로입니다. 출력 전압과 기준 전압을 비교한 오차를 검출하여 증폭하는 오차 증폭기(Error Amp)와 검출된 오차 전압과 톱니파를 비교하여 구형파 펄스를 발생시키는 비교기(Comparator) 그리고 출력 전압을 안정화시키는 Converter의 스위치를 구동하는 구동회로(Driver stage) 등으로 구성되어 있습니다. 2. Buck Converter Buck Converter는...2025.01.04
-
아날로그 및 디지털회로 설계 실습 실습11_카운터설계_결과보고서2025.01.211. JK Flip-Flop JK Flip-Flop은 두 개의 입력신호에 따라 Logic 1(HIGH) 또는 Logic 0(LOW)값을 출력하는 소자이다. JK Flip-Flop을 이용하여 동기 방식과 비동기 방식으로 카운터를 설계하였다. 2. 동기 카운터 8진 동기 카운터의 경우 JK Flip-Flop 3개를 이용하여 각 2진 비트의 출력을 만들고, Q1의 출력을 2번 째 JK Flip-Flop의 입력으로 사용하고, Q1과 Q2의 출력을 AND 게이트의 입력으로 사용한 후 그 출력을 3번 째 JK Flip-Flop의 입력으로 사용...2025.01.21
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 예비 보고서2025.01.041. Wien bridge RC 발진기 Wien bridge RC 발진기는 아날로그 및 디지털 회로 설계에서 널리 사용되는 신호 발생기입니다. 이 실습에서는 Wien bridge RC 발진기를 설계하고 제작하여 동작을 확인하였습니다. 발진 주파수 1.63 kHz에서 발진하도록 회로를 설계하였고, 시뮬레이션을 통해 출력 파형과 FFT 분석을 수행하였습니다. 또한 다이오드를 이용하여 출력 신호를 안정화하는 방법을 제시하였습니다. 1. Wien bridge RC 발진기 Wien bridge RC 발진기는 안정적이고 신뢰성 있는 발진기로,...2025.01.04
4 / 70
