총 479개
-
BJT 이미터 및 컬렉터 귀환 바이어스 실험2025.11.181. 이미터 바이어스 회로 이미터 바이어스 회로는 고정 바이어스 회로에 이미터 쪽에 저항을 추가한 구조로, 베이스 입장에서 negative feedback을 발생시켜 동작점을 안정화시킨다. 베타 값 증가로 인한 컬렉터 전류 증가 시 이미터 전압이 상승하여 베이스 전류를 감소시키고, 이를 통해 컬렉터 전류 변화를 억제한다. 회로방정식 분석 결과 RE >> RB/β 조건에서 IC가 베타 값에 거의 영향을 받지 않으며, 이는 동작점 안정성을 크게 향상시킨다. 2. 컬렉터 귀환 바이어스 회로 컬렉터 귀환 회로는 베이스 저항이 VCC에 직접...2025.11.18
-
BJT 바이어스 회로 설계2025.04.301. 컬렉터 귀환 바이어스 회로 컬렉터 귀환 바이어스 회로는 베이스 저항을 전압원에 직접 연결하지 않고 컬렉터로 피드백을 시킨 구조입니다. 이를 통해 베이스 전압에 대한 영향을 줄여 매우 안정된 동작점을 얻을 수 있습니다. 이미터 전류가 증가하면 컬렉터 전압이 증가하고 베이스 전류가 감소하며, 베이스 전류가 증가하면 안정도가 감소하게 됩니다. 2. 이미터 바이어스 회로 이미터 바이어스 회로는 양과 음의 두 전압원을 이용하여 트랜지스터가 활성 영역에 동작하도록 하는 방법입니다. 이미터 바이어스 회로는 이미터에 저항을 사용하기 때문에 ...2025.04.30
-
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 스텝 모터 구동기2025.05.101. 단극 스텝 모터 (Uni-polar step motor) 단극 스텝 모터의 동작 원리를 이해하고 스텝 모터를 조종하기 위한 범용 이동 레지스터 (Universal shift register)의 사용 방법을 배운다. BJT 트랜지스터와 범용 이동 레지스터를 이용하여 스텝 모터 구동기를 설계한 후 그 동작을 확인한다. 2. 범용 이동 레지스터 74HC194 범용 이동 레지스터 74HC194의 데이터시트를 분석하여 레지스터의 동작을 예상한다. 레지스터의 동작 모드(초기화, 변화 없음, 왼쪽/오른쪽 shift, 입력 그대로 출력)를 ...2025.05.10
-
BJT 바이어스 회로 설계2025.04.301. 이미터 바이어스 회로 이미터 바이어스 회로는 단일 또는 이중 전원공급 장치를 사용하여 구성될 수 있으며, 실험 9의 고정 바이어스보다 향상된 안정도를 제공한다. 이미터 저항에 트랜지스터의 beta를 곱한 값이 베이스 저항보다도 매우 크다면, 이미터 전류는 본질적으로 트랜지스터의 beta와 무관하게 된다. 따라서 적절히 설계된 이미터 바이어스 회로에서 트랜지스터를 교환한다면, IC와 VCE의 변화는 미약할 것이다. 2. 컬렉터 귀환 바이어스 회로 컬렉터 귀환 바이어스 회로는 베이스 저항 RB를 전압원 VCC에 직접 연결하지 않고...2025.04.30
-
디지털집적회로설계 7주차 실습: MUX와 D-FF 구현2025.11.151. 2-to-1 MUX (멀티플렉서) 2-to-1 MUX는 게이트 레벨에서 2개의 AND 게이트, 1개의 NOT 게이트, 1개의 OR 게이트로 구성된다. 3개의 입력 신호(in0, in1, S)를 받아 선택 신호 S에 따라 in0 또는 in1을 출력으로 선택한다. 트랜지스터 레벨에서는 각 서브서킷(inverter, AND1, AND2, OR)으로 구현되며, OR은 NOR과 INVERTER의 조합으로 구현된다. 파형 분석을 통해 S=0일 때 in0이 출력되고 S=1일 때 in1이 출력됨을 확인할 수 있다. 2. D Flip-Flop...2025.11.15
-
RF 리모컨 송수신 회로 설계 및 시뮬레이션2025.11.131. BJT(양방향 접합 트랜지스터) 동작원리 BJT는 2개의 PN접합으로 이루어진 트랜지스터로 NPN과 PNP 형태가 있습니다. Base, Emitter, Collector 3개 단자로 구성되며, 두 단자 사이의 전압(VBE)을 이용하여 제3의 단자인 IC를 제어합니다. 동작모드는 활성모드, 차단모드, 포화모드, 역방향 활성모드로 나뉘며, 순방향/역방향 바이어스 상태에 따라 증폭 작용 또는 스위치 작용을 수행합니다. 2. 발진 원리 및 공진 발진은 입력신호 없이 출력신호가 검출되는 현상으로, DC전원이 존재하는 능동회로에서만 발생...2025.11.13
-
디지털집적회로설계 13주차 실습 - 게이트 회로 분석2025.11.161. OR GATE 지연 및 전력 측정 MAGIC에서 추출한 OR GATE의 특성을 SPICE 시뮬레이션으로 분석했다. tpdr(상승 지연)은 199.6ns, tpdf(하강 지연)은 199.8ns로 측정되었으며, 평균 전파 지연(tpd)은 199.7ns이다. 출력 신호의 상승 시간(trise)은 0.485ns, 하강 시간(tfall)은 0.300ns로 측정되었다. 입력 신호는 AND 게이트와 동일하게 적용되었으며, 시뮬레이션 결과 OR GATE가 제대로 구현되었음을 확인했다. 2. XOR GATE 지연 및 전력 측정 XOR GATE...2025.11.16
-
BJT 에미터 바이어스 및 콜렉터 궤환 바이어스 회로 실험2025.11.161. BJT 에미터 바이어스 회로 에미터 바이어스는 전기적으로 안정적이며 소자 사용이 적어 설계가 용이한 장점이 있다. 그러나 온도 변화에 따라 전류와 전압 값이 변한다는 단점이 있다. 실험에서 2N3904와 2N4401 트랜지스터를 사용하여 동작점을 측정하였으며, 에미터 전압이 증가하면 베이스 전류가 감소하여 안정성을 유지하는 특성을 확인했다. 2. BJT 콜렉터 궤환 바이어스 회로 콜렉터 궤환 바이어스는 높은 안정성으로 많은 신호를 처리할 수 있는 장점이 있다. 다만 소자가 많이 사용되어 회로가 복잡하고 비용이 높다는 단점이 있...2025.11.16
-
홍익대학교 전자회로2 Term project OPAMP 설계2025.05.151. 전자회로 설계 이 프로젝트에서는 주어진 샘플 값을 바탕으로 기본적인 특성을 도출하고, 이를 토대로 OPAMP 회로를 단계적으로 설계하고 최적화하는 과정을 다루고 있습니다. 주요 내용으로는 트랜지스터 사이즈 조정, 바이어스 전류 및 저항/커패시터 값 변경을 통한 이득, 대역폭, 전력 소비, 입력 오프셋 전압, 위상 여유 등의 조건 만족을 위한 회로 설계 과정이 포함되어 있습니다. 1. 전자회로 설계 전자회로 설계는 전자 기기와 시스템을 구현하는 데 있어 매우 중요한 역할을 합니다. 회로 설계 과정에서는 회로의 기능, 성능, 효율...2025.05.15
-
인하대 VLSI 설계 2주차 CMOS Process flow diagram 등 이론 수업 과제2025.05.031. CMOS Process flow diagram CMOS Process flow diagram을 다시 그려보고 설명하였습니다. CMOS 공정 흐름도를 통해 실리콘 칩 제조 과정을 자세히 살펴보았습니다. 모래에서 실리콘을 추출하고 잉곳을 만들어 웨이퍼를 제작하는 과정부터 포토리소그래피, 이온 주입, 에칭, 게이트 형성, 금속 증착 등 복잡한 공정 단계를 거쳐 최종적으로 완성된 프로세서를 만드는 과정을 이해할 수 있었습니다. 2. Intel 온라인 마이크로프로세서 박물관 Intel 온라인 마이크로프로세서 박물관을 방문하여 실리콘 칩...2025.05.03
3 / 48
