총 999개
-
Thevenin 등가회로 설계 예비보고서 (보고서 점수 만점/A+)2025.04.251. Thevenin 등가회로 설계 이 보고서는 RL이 부하인 브리지회로의 Thevenin 등가회로를 이론 및 실험으로 구하고 비교하는 내용을 다룹니다. 보고서에서는 브리지회로에서 RL에 걸리는 전압과 RL에 흐르는 전류를 계산하고, Thevenin 등가회로의 VTh와 RTh를 이론적으로 구하여 회로도를 제시합니다. 또한 Thevenin 등가회로를 실험적으로 구하는 방법과 절차를 설명하며, 부하가 포함된 Thevenin 등가회로를 그리고 RL의 전압과 전류를 측정하는 회로를 제시합니다. 1. Thevenin 등가회로 설계 Theve...2025.04.25
-
디지털 IC 계열의 전력 소모 특성 분석2025.05.141. 디지털 IC 계열 디지털 IC 계열에는 7400, 74LS00, 74S00, 74AC00 등의 다양한 종류가 있습니다. 각 IC 종류마다 공급 전압과 공급 전류가 다르며, 이를 통해 전력 소모를 계산할 수 있습니다. 7400은 32mW, 74LS00은 16mW, 74S00은 40mW, 74AC00은 236.25mW의 전력을 소모하며, 이 중 74LS00이 가장 낮은 전력을 소모하는 것으로 나타났습니다. 1. 디지털 IC 계열 디지털 IC(Integrated Circuit)는 전자 회로의 핵심 구성 요소로, 오늘날 우리 생활 전...2025.05.14
-
[A+]floyd 회로이론 예비레포트_11 중첩정리(LTspice 시뮬레이션)2025.05.131. 선형회로 선형회로는 전기회로에서 회로에 가한 전압과 회로를 흐르는 전류가 단순한 비례관계, 즉 선형방정식으로 표시되는 회로를 말한다. 2. 중첩의 원리 중첩의 원리는 여러 개의 전원이 있는 회로 응답은 각 전원이 단독으로 존재할 때 응답들을 모두 합한 것이라는 개념이다. 전원의 제거 시 독립전원만 제거할 수 있으며 종속전원은 제거하지 않는다. 3. 전압원 제거 전압원을 제거할 때는 전류가 흐를 수 있으면서 전압의 크기만 0V로 만드는 단락을 사용한다. 4. 전류원 제거 전류원을 제거할 때는 전압은 인가할 수 있으나 전류는 흐를...2025.05.13
-
[전자공학응용실험]10주차_6차실험_실험 17 능동 부하가 있는 공통 소오스 증폭기_결과레포트_A+2025.01.291. 전압 이득 계산 PSpice 계산값에서는 VDD 에 5V 를 인가하였으며, pMOS 소자를 다른 것을 사용하였으므로 DC bias 값이 다르게 나와 전압 이득이 다르게 나오게 되었다. 2. 출력 전압 왜곡 출력 전압의 크기가 크게 되면 Bias point 내에서 swing 하는 것이 아닌 bias point 를 벗어나 swing 하게 되어 출력 파형이 잘리게 되는 clamping 현상이 발생하여 왜곡이 일어나게 된다. 1. 전압 이득 계산 전압 이득 계산은 전자 회로 설계에서 매우 중요한 부분입니다. 전압 이득은 입력 전압과 ...2025.01.29
-
직병렬 저항 회로_예비레포트2025.01.021. 직렬 저항 회로의 등가 저항 직렬(Series)이란 전기 회로의 일부에서 발전기, 전지, 축전기, 저항 따위를 일렬로 연결하는 것을 일컫는다. 키르히호프 전압 법칙에 따라 직렬 저항 회로의 등가 저항은 각 저항의 합으로 표현할 수 있다. 실험에서는 3개의 저항을 직렬로 연결하여 등가 저항을 측정하고 계산한 값과 비교할 것이다. 2. 병렬 저항 회로의 등가 저항 병렬(Parallel)이란 전기 회로에서 발전기, 전지 따위를 같은 극끼리 연결하는 것을 말한다. 키르히호프 전류 법칙을 이용하면 병렬 저항 회로의 등가 저항을 계산할 ...2025.01.02
-
중앙대 전기회로설계실습 예비보고서2 (보고서 1등)2025.05.101. 건전지 내부 저항 측정 설계실습 2에서는 건전지의 내부 저항을 측정하는 회로와 절차를 설계하였습니다. 건전지의 내부 저항이 작을수록 좋은 건전지이며, 실습에 사용되는 6V 건전지의 내부 저항은 0~1Ω 사이의 값을 가질 것으로 예상됩니다. 측정 회로는 10Ω 저항과 Pushbutton을 사용하여 전력 소비를 최소화하였습니다. 2. DC 전원 공급기 출력 전압 측정 DC 전원 공급기의 출력 전압을 측정하는 방법에 대해 설명하였습니다. Output 1과 Output 2의 (+)단자 사이의 전압은 측정되지 않거나 0V로 측정될 것입...2025.05.10
-
전자회로(개정4판) - 생능출판, 김동식 지음 / 8장 연습문제 풀이2025.01.021. 공통소스 JFET 증폭기의 전압이득 공통소스 JFET 증폭기의 전압이득을 계산하기 위해 먼저 트랜스컨덕턴스 gm을 계산하고, 이를 이용하여 출력전압을 구한다. 출력전압은 입력전압에 비해 위상이 반전된다. 2. 공통 드레인 JFET 증폭기의 전압이득 공통 드레인 JFET 증폭기의 전압이득을 구하기 위해 교류소스저항 rs를 계산하고, 이를 이용하여 출력전압을 구한다. 출력전압은 입력전압과 동상이다. 3. 공통소스 MOSFET 교류증폭기의 전압이득 공통소스 MOSFET 교류증폭기의 전압이득을 구하기 위해 먼저 트랜스컨덕턴스 gm을 ...2025.01.02
-
전기전자공학실험-공통 베이스 및 이미터 폴로어2025.04.301. 공통 베이스 트랜지스터 증폭기 공통 베이스 트랜지스터 증폭기는 주로 고주파 응용에 사용되며, 작은 입력 임피던스와 중간 정도의 출력 임피던스를 가지고 전압 이득을 크게 할 수 있다. 전압 이득은 RC/re로 주어진다. 입력 임피던스는 re, 출력 임피던스는 RC이다. 2. 이미터 폴로어 트랜지스터 증폭기 이미터 폴로어 트랜지스터 증폭기는 입력 임피던스가 높고 출력 임피던스가 낮다. 전압 이득은 1보다 낮지만 전류 이득과 전력 이득은 높다. 입력 신호와 출력 신호의 위상이 같으므로 위상 반전이 일어나지 않는다. 3. 공통 베이스...2025.04.30
-
전기및디지털회로실험 실험 5. 직류회로에서의 측정-키리히호프의 법칙 예비보고서2025.05.101. 키르히호프의 전압법칙 키르히호프의 전압법칙은 회로 안의 어떤 닫힌 회로에서 전기적 힘에 의한 일은 0이어야 한다는 것을 의미합니다. 이는 회로에서 같은 지점에 전압계(voltmeter)의 양 끝을 접촉했을 때 0이 읽히는 이유를 설명할 수 있습니다. n개의 구성 요소를 포함하고 있는 고리에서 키르히호프 전압 법칙을 식으로 나타내면 ∑V = 0으로 쓸 수 있습니다. 2. 키르히호프의 전류법칙 키르히호프의 전류법칙은 전하가 항상 보존된다는 물리학의 기본적인 개념에 따라, 회로의 한 부분에 전하가 축적되지 않는 조건에서 어떤 한 지...2025.05.10
-
중앙대학교 전기회로 설계실습 예비보고서 10. RLC 회로의 과도응답 및 정상상태응답2025.04.291. RLC 직렬회로의 공진주파수 및 진동주파수 계산 RLC 직렬회로에서 공진주파수(ωo)와 진동주파수(ωd)를 계산하는 방법을 설명하였습니다. R = 500 Ω, L = 10 mH, C = 0.01 μF인 경우 ωo = 15915 Hz, ωd = 15914 Hz로 계산되었습니다. 2. RLC 회로의 과도응답 시뮬레이션 RLC 직렬회로에 0 ~ 1 V, 1 kHz, 듀티 사이클 50%의 사각파 입력을 인가했을 때의 과도응답을 PSpice 시뮬레이션으로 확인하였습니다. 부족감쇠(under-damped) 응답이 나타났습니다. 3. RL...2025.04.29
3 / 100
