총 29개
-
[프로그래밍언어론] 1. 다음에 대해 답하시오. (15점)2025.01.261. 프로그래밍 언어의 구성 요소 프로그래밍 언어는 컴퓨터가 이해할 수 있는 명령어를 인간이 작성할 수 있도록 돕는 일련의 규칙과 구조를 정의하는 언어이다. 이러한 프로그래밍 언어의 구성 요소는 크게 데이터, 연산, 명령어, 타입으로 나눌 수 있으며, 각 요소는 프로그램의 기능을 결정하고 실행의 흐름을 제어하는 중요한 역할을 한다. 데이터는 프로그램이 처리하고 저장하는 값이나 정보의 단위이며, 연산은 프로그램이 데이터에 대해 수행하는 수학적 또는 논리적 작업이다. 명령어는 프로그램의 실행 흐름을 제어하거나 특정 작업을 수행하도록 컴...2025.01.26
-
방통대 방송대 컴퓨터구조 출석수업과제물 A+2025.01.261. 프로그램 카운터(PC) 프로그램 카운터(PC)는 현재 실행 중인 명령어의 위치를 가리키는 역할을 하며, 명령어가 실행되면 다음 명령어의 위치로 이동하게 됩니다. 주어진 프로그램에서 PC는 550이라는 위치에 있으며, 이 위치가 프로그램의 시작 주소라고 할 수 있습니다. 2. 주소 지정 방식 명령어의 내용은 'AC에 적재하라'이며, 이진수로 변환되어 저장되어 있습니다. 주소 지정 방식도 문제에서 나온대로 '직접주소', '즉치주소' 등이 이진수로 저장되어 있습니다. 주소 지정 방식에는 직접 주소 지정, 즉치 주소 지정, 간접 주소...2025.01.26
-
고려대학교 디지털시스템실험 A+ 5주차 결과보고서2025.05.101. Binary to 7-SEGMENT 이번 실험을 통해 7-segment의 8자리가 어떻게 동시에 보여지는지 알 수 있었습니다. Binary to 7-segment를 구현할 때에 저번 시간에 만들었던 binary to BCD를 사용하였고, 이렇게 만든 Binary to 7-segment 함수를 이용해 7-segment 계산기를 만들 수 있었습니다. 이 과정에서 간단한 동작을 하는 함수 하나를 만드는 데에도 그 안에 많은 함수가 쓰인다는 것을 알 수 있었습니다. 2. Adder/Subtractor와 연결한 7-SEGMENT 만들기...2025.05.10
-
아날로그및디지털회로설계실습_4bit-Adder_결과보고서2025.05.051. 2-Bit Adder 회로 설계 본 설계실습은 2-Bit Adder 설계, 측정, 분석하는 실험이었습니다. Full Adder 두 개를 연결하여 2-Bit를 계산할 수 있는 회로를 설계하였고, 회로도는 다음과 같습니다. 검산을 위해 2Bit Adder의 각 출력 부분들의 불리언식과, 이진 덧셈식을 구하였습니다. 이 식들로 측정값을 검산 해본 결과 정확히 일치하는 것을 확인하였으며, 실험을 통해 조합논리회로의 설계 방법을 이해할 수 있었습니다. 또한 얻은 데이터를 이용해 2-Bit Adder의 8가지 다른 입력에 대한 진리표를 ...2025.05.05
-
방통대 출석대체시험 컴퓨터구조 요약본2025.01.261. 컴퓨터 세대별 발전과정 컴퓨터 세대별 발전과정은 1세대 - 진공관(어셈블리어 일괄처리), 2세대 - 트랜지스터(고급언어 실시간처리), 3세대 - 직접회로[IC](시분할처리), 4세대 - LSI(인공지능 전문가시스템), 5세대 - VLSI(병렬처리, 자연언어처리)로 설명되어 있습니다. 2. 기본 연산회로 기본 연산회로에는 가산기(덧셈), 감산기(뺄셈), 승산기(곱셈), 제산기(나눗셈)이 포함됩니다. 3. MSI(Medium Scale Integrated circuits) MSI(Medium Scale Integrated circ...2025.01.26
-
서강대학교 디지털논리회로실험 5주차 - 비교 및 연산 회로2025.01.201. 비교 회로 비교 회로는 XOR gate와 AND gate를 이용해 입력받은 두 2진수를 비교한 후 두 수가 같은지 다른지 결과로 출력해준다. 물론 XOR gate의 수를 늘려서 비교하는 입력의 개수를 (2*XOR)개의 꼴로 늘릴 수 있다. 그리고 두 수 중 어떤 것이 더 큰지 비교한 후 출력해주는 magnitude comparator라는 비교회로도 있다. 2. 가산 회로 Half-adder는 1bit의 두 이진수를 더해 2bit의 출력(0부터 3까지)을 내는 기본적인 adder이다. Full-adder는 1bit의 세 이진수를...2025.01.20
-
[A+, 에리카] 2021-1학기 논리설계및실험 Register 실험결과보고서2025.05.011. 레지스터 레지스터는 공동의 clock input과 여러 그룹의 플립플롭으로 구성되어 있으며, 이진수 데이터를 저장하고 바꾸는 데에 주로 사용됩니다. 레지스터는 특정한 목적으로 외부 정보를 일시적으로 기억하는 장치이며 데이터를 읽고 쓰는 기능이 매우 빠르고 중앙처리 장치 안에 사용됩니다. 2. 직렬 입력 vs 병렬 입력, 직렬 출력 vs 병렬 출력 직렬 입력 -> 직렬 출력: 데이터를 입력하면 제어 신호와 함께 레지스터를 거쳐 데이터가 출력됩니다. 직렬 입력 -> 병렬 출력: 데이터를 입력하면 제어 신호와 함께 레지스터를 거쳐 ...2025.05.01
-
아날로그 및 디지털 회로 설계 실습 결과보고서12 Stopwatch설계2025.05.151. 아날로그 및 디지털 회로 설계 이 보고서는 아날로그 및 디지털 회로 설계 실습의 일환으로 Stopwatch 설계에 대한 내용을 다루고 있습니다. 기본적인 클럭 생성 회로와 카운터 회로를 테스트하고, 1Hz의 클럭 신호를 생성하여 BCD 카운터와 7-segment 디코더를 통해 숫자를 표시하는 회로를 구현하였습니다. 또한 2자리 숫자 표시와 최대 숫자 제어, 3자리 숫자 표시(시간 표현) 카운터 설계 등의 과정을 거쳐 최종적으로 시간을 표시하는 Stopwatch 회로를 설계하였습니다. 2. BCD 카운터 BCD 카운터(10진 카...2025.05.15
-
한양대 Verilog HDL 22025.05.041. Verilog HDL Verilog HDL (Hardware Description Language)은 IEEE 1364에서 표준화된 전자회로 및 시스템에 사용되는 하드웨어 기술 언어입니다. Verilog는 CLK에 따라 동시동작 하므로 동시성을 표현할 수 있고, 컴파일 과정이 기존의 프로그래밍언어와는 다르지만 기본적인 문법은 C언어와 유사합니다. 2. Half Adder (HA) Half Adder (HA)는 기본적인 덧셈 연산을 하는 장치로, 입력 2개와 출력 2개의 구조를 띄고 있습니다. 출력은 Carry와 Sum으로 나타...2025.05.04
3 / 3
