총 1,193개
-
응용물리회로실험 - Transistor CE2025.05.071. 공통 이미터 증폭기 공통 이미터 증폭기는 교류신호에 대하여 이미터 단자가 입력과 출력의 공통 단자 역할을 하며, 높은 전압이득 및 전류 이득을 갖게 된다. 입력과 출력에 결합 커패시터와 이미터와 접지 사이의 바이패스 커패시터로 구성되어 있다. 교류 입력신호는 베이스 단자에 결합 커패시터를 통해 연결되고, 출력신호는 컬렉터 측의 결합 커패시터를 통해 부하와 연결된다. 바이패스 커패시터는 교류입력의 동작 주파수에서 매우 작은 용량성 리액턴스 값을 갖도록 설정되어 이미터 단자를 접지시킨다. 1. 공통 이미터 증폭기 공통 이미터 증폭...2025.05.07
-
Semiconductor Op Amp 실험 보고서 (A+)2025.01.241. OP AMP(Operational Amplifier 연산 증폭기) OP AMP는 가장 큰 전압 이득을 가지며 +입력단자와 입력단자 간의 전압 차를 이용한 증폭기이다. OP AMP는 입력단자, +입력단자, 정측 전원단자, 부측 전원단자, 출력 단자 총 5개의 단자로 구성되어 있다. 2개의 입력단자 중에 입력단자에 입력 신호를 가하면 입력과는 반대되는 상태의 신호가 출력되고, +입력단자에 입력 신호를 가하면 같은 상태의 신호가 출력된다. 따라서 입력단자를 반전 입력, +입력단자를 비반전 입력이라 칭한다. 2. 반전 증폭기 반전 증...2025.01.24
-
기초 회로 실험 제 30장 직렬 릴레이의 응용(예비레포트)2025.01.211. 자성의 응용 자성은 나침반부터 발전기, 전기모터 등 다양한 전기 분야에서 활용되고 있다. 자기장을 이용하여 전압을 발생시키거나 전자기적 상호작용을 통해 동작하는 원리를 가지고 있다. 2. 릴레이의 구조와 동작 릴레이는 전자기적으로 동작하는 원격제어 스위치로, 전자석, 회전자, 접점 등으로 구성되어 있다. 릴레이가 여기되면 접점이 열리거나 닫히는 동작을 하며, 이를 통해 낮은 전압으로 원격에서 큰 전압과 전류를 제어할 수 있다. 3. 릴레이 사양 확인 릴레이 제조사에서 제공하는 사양서를 통해 릴레이의 정격, 직류/교류 여부 등을...2025.01.21
-
전자회로실험 과탑 A+ 예비 보고서 (실험 24 연산 증폭기 응용 회로 2)2025.01.291. 적분기 회로 적분기 회로는 입력 저항 R과 피드백 커패시터 C로 이루어진 간단한 구성입니다. 입력 신호는 R을 통해 연산 증폭기의 반전 입력(-) 단자로 들어가고, 출력은 C를 통해 피드백됩니다. 입력 신호에 의해 전류가 흐르고, 이 전류는 커패시터에 전하를 축적합니다. 커패시터 전하가 시간에 따라 누적되면서 출력 전압이 변화하며, 출력 전압은 입력 전압의 적분값에 비례합니다. 적분기 회로는 입력 신호가 일정하면 출력이 선형적으로 증가하거나 감소하며, 저주파 신호에 민감하고 고주파 신호는 감쇠됩니다. 적분기 회로는 속도에서 위...2025.01.29
-
홍익대학교 디지털논리실험및설계 8주차 예비보고서 A+2025.05.041. Gated D Latch Gated D Latch의 경우 오직 하나의 입력 (D)과 EN 입력만을 가지고 있습니다. EN이 HIGH 일 때, D가 HIGH 면 Latch는 Set 상태이고 D가 LOW 이면 Latch는 Reset 상태입니다. 즉, EN이 HIGH인 경우 입력 D의 상태가 바로 Latch의 상태가 됩니다. 이때 EN이 LOW라면 입력 D에 어떤 값이 들어오든 Latch는 이전 상태를 그대로 유지하는 NC 상태가 됩니다. 2. D Flip-flop D Flip-flop의 경우 D 입력은 클록 펄스의 트리거 에지에서...2025.05.04
-
실험 23_연산 증폭기 응용 회로 1 예비보고서2025.04.281. 비반전 증폭기 비반전 증폭기는 연산 증폭기의 전압 이득이 무한대라고 가정하면 가상 단락의 개념을 이용하여 입력 전압이 출력 전압과 같다는 것을 보여준다. 하지만 실제 연산 증폭기의 전압 이득이 무한대가 아닌 A_0의 값일 경우 전체 전압 이득은 식 (23.2)와 같이 표현할 수 있다. A_0가 크면 클수록 이상적인 값으로부터의 오차가 줄어든다. 2. 반전 증폭기 반전 증폭기는 연산 증폭기의 전압 이득이 A_0의 값일 경우 전체 전압 이득은 식 (23.2)와 같이 표현할 수 있다. 역시 A_0가 크면 클수록 이상적인 값으로부터의...2025.04.28
-
홍익대_디지털논리회로실험_8주차 예비보고서_A+2025.01.151. Gated D Latch Gated D Latch는 Gated S-R Latch와 매우 유사하다. S와 R에 1이 동시에 입력되는 것을 막기 위해 R에 인버터를 이용해 를 입력하는 Gated S-R Latch가 Gated D Latch라고 할 수 있다. EN이 0일 때는 NAND 게이트가 무조건 1을 출력하므로 Q의 출력 값이 변하지 않는 NC상태이다. EN이 1이고 D에 1이 입력되면 D를 입력으로 받는 NAND 게이트의 결과가 0, 를 입력으로 받는 NAND 게이트의 결과가 1이므로 Q = 1, =0이 출력된다. EN이 1...2025.01.15
-
카운터의 응용으로 디지털시계의 회로도를 완성해 가는 과정 설명2025.01.221. 디지털 카운터 디지털 카운터는 펄스 수를 세거나 타이머 동작, 주파수를 분주하는 회로로 플립플롭을 활용한 기억소자와 조합논리소자로 이루어져 있다. 동기회로 상태의 변화는 클럭 펄스에 동기화해서 나타나지만 비동기 회로 상태 변화는 시스템에 오류가 발생할 때 발생한다. 카운터에는 비동기식 카운터와 동기식 카운터가 있으며, 동기식 카운터는 모든 플립플롭이 같은 시간에 자기 상태를 변화하도록 하지만 비동기식 카운터는 플립플롭의 상태 변화가 동시에 나타나지 않는다. 2. 디지털시계 회로도 구현 디지털시계를 카운터를 응용해 만들기 위해서...2025.01.22
-
전자공학실험 24장 연산 증폭기 응용 회로 2 A+ 예비보고서2025.01.131. 연산 증폭기 응용 회로 이 실험에서는 연산 증폭기를 이용한 응용회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. 연산 증폭기를 이용하여 비반전 증폭기, 반전 증폭기, 아날로그 전압 덧셈기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다. 2. 적분기 회로 실험회로 1([그림 24-6])과 같이 적분기 회로를 구성한다. 입력의 크기는 1V로 고정하고, 주파수를 1kHz~1MHz까지 [표 24-1]과 같이 변화시키면서 출력의 크기를 측정하여 [표 24-1]에 기록한다. 또한, [그림 ...2025.01.13
-
실험2 다이오드 전원 공급 장치와 응용회로실험2025.05.111. 직류 전원 공급 장치 직류 전원 공급 장치의 구성을 이해할 수 있다. 변압기, 정류기, 필터 등의 구성 요소와 동작 원리를 설명할 수 있다. 2. 반파 정류기 반파 정류기의 동작 원리와 특성을 이해할 수 있다. 피크 부하전압, 직류(평균) 부하전압, 전류 등을 계산할 수 있다. 3. 전파 정류기 전파 정류기의 동작 원리와 특성을 이해할 수 있다. 피크 부하전압, 직류(평균) 부하전압, 전류 등을 계산할 수 있다. 4. 브리지 정류기 브리지 정류기의 동작 원리와 특성을 이해할 수 있다. 피크 부하전압, 직류(평균) 부하전압, 전...2025.05.11
3 / 120
