총 55개
-
서강대학교 22년도 전자회로실험 9주차 결과레포트2025.01.131. MOSFET 특성 및 바이어스 회로 MOSFET은 p-type substrate 위에 n+의 source, drain단자를 구성하고, 채널과 oxide로 분리되어있는 Gate를 이용해 channel에 전류가 흐르는 것을 조절하는 3 terminal device이다. NMOS의 ID – VDC 특성에서 VG가 threshold voltage Vth보다 크다면, n-channel이 형성되어 드레인과 소스 사이에 전류가 흐를 수 있다. 이때 VDS에 따라 MOS의 동작 영역이 triode region과 saturation regio...2025.01.13
-
전자공학실험 14장 MOSFET 다단 증폭기 A+ 결과보고서2025.01.151. MOSFET 다단 증폭기 이 실험에서는 MOSFET을 이용한 다단 증폭기를 구성하고, 그 특성을 분석하였습니다. 실험회로 1에서는 공통 소스 증폭기로 구성된 2단 증폭기 회로를 구현하였고, 실험회로 2에서는 공통 소스 증폭기 2단과 소스 팔로워로 구성된 3단 증폭기 회로를 구현하였습니다. 각 회로에서 MOSFET이 포화 영역에서 동작하는지 확인하고, 소신호 파라미터를 구하여 이론적인 전압 이득을 계산하였습니다. 또한 실험을 통해 측정한 전압 이득을 분석하여 최소 전압 이득 요구사항을 만족하는지 확인하였습니다. 1. MOSFET...2025.01.15
-
[전자공학응용실험]3주차_2차실험_공통 소오스 증폭기_결과레포트_A+2025.01.291. 공통 소오스 증폭기 이번 실험을 통하여 공통 소오스 증폭기의 VTC와 소신호 등가회로 및 파라미터들을 알아보았으며 전압이득이 위상이 반대로 나와 (-) 부호가 붙게 된다는 것을 실험으로 알게 되었다. 실험회로 1에서 입력 전압(VGG)에 따른 출력 전압(VO)의 변화를 측정하여 공통 소오스 증폭기의 동작 영역을 확인하였고, 소신호 파라미터인 전압이득(AV), 트랜스컨덕턴스(gm), 출력 저항(ro) 등을 계산하였다. 실험회로 2에서는 입력-출력 전압 파형을 관찰하여 전압이득을 측정하였다. 실험 과정에서 전압 강하 문제로 인해 ...2025.01.29
-
JFET 특성 및 바이어스 회로 실험2025.11.161. JFET 포화전류 및 핀치오프 전압 JFET의 기본 특성을 측정하는 실험으로, 포화전류(IDSS)는 9mA, 핀치오프 전압(VP)은 -4V로 측정되었다. VGS가 -3.5V 이상일 때 핀치오프 상태가 발생하며, 이 상태에서는 드레인 전류(ID)가 0에 가까워진다. 핀치오프는 게이트-소스 간 역방향 바이어스가 증가하면서 채널이 차단되는 현상이다. 2. JFET 전달특성 및 출력특성 VGS 값의 변화에 따른 ID의 변화를 측정한 전달특성과 VDS 변화에 따른 ID의 변화를 측정한 출력특성을 분석했다. VGS=0V일 때 ID는 최대...2025.11.16
-
전자공학실험 12장 소오스 팔로워 A+ 예비보고서2025.01.131. 소오스 팔로워 증폭기 소오스 팔로워는 출력 임피던스가 작으므로, 작은 부하 저항을 구동하는 데 많이 사용된다. 이 실험에서는 소오스 팔로워의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통해 확인하고자 한다. 소오스 팔로워 회로에서 입력은 게이트 단자에 인가되고, 출력은 소오스 단자에서 감지된다. 드레인 단자가 공통이므로, 공용 드레인 증폭기라고 할 수 있다. 출력 신호가 입력 신호를 따라가기 때문에 소오스 팔로워'라는 용어를 더 많이 사용한다. 또한, 출력 신호의 DC 레벨이 입력 신호의 DC 레벨에서 Vas...2025.01.13
-
서강대학교 고급전자회로실험 3주차 예비/결과레포트 (A+자료)2025.01.211. MOSFET 바이어스 회로 및 차동 증폭기 실험 1에서는 nMOS 정전류원 회로를 구성하고 RREF 값에 따른 IREF 전류를 측정하였다. 실험 결과 RREF가 200Ω일 때 IREF가 20mA에 가장 가까운 값을 가짐을 확인하였다. 또한 VX 변화에 따른 ISS 전류를 측정하여 VX가 0.7V 이상일 때 ISS가 거의 일정한 값을 유지함을 확인하였다. 이를 통해 channel length modulation 효과로 인해 실제 전류원 회로에서는 이상적인 정전류원 특성이 나타나지 않음을 알 수 있었다. 실험 2에서는 차동증폭기의...2025.01.21
-
교류및전자회로실험 실험10-1 트랜지스터 증폭회로1 예비보고서2025.01.171. 트랜지스터 증폭회로 트랜지스터에 의한 소신호 증폭회로의 기본이 되는 common emitter 증폭회로를 만들어보고 그 동작을 확인함으로써 트랜지스터 증폭회로의 이해를 높인다. 이를 통해 바이어스의 개념과 적절한 바이어스에 의한 동작점의 설정, 교류등가회로, 입출력 임피던스가 갖는 의미를 이해하도록 한다. 2. 트랜지스터 바이어스 트랜지스터의 Q-point를 load line의 중앙에 위치시키기 위해 사용되는 bias는 여러 종류가 있으며, 가장 보편적인 방법은 voltage divider bias이다. 이를 통해 트랜지스터를...2025.01.17
-
전자회로실험 결과보고서 - 전류원 및 전류거울2025.01.021. 전류거울 전류 거울에서 전류 오차가 생기는 원인은 MOSFET의 문턱 전압, 이동도 등과 같은 제조 공정의 편차와 외부 환경으로 인한 것이다. 또한 채널 길이 모듈레이션, 접촉 저항, 전류 거울의 내부 임피던스, 전류 센서의 정밀도 등 다양한 요인으로 인해 전류 오차가 발생할 수 있다. 2. 전류원 전류원의 출력 저항이 낮을수록 전류의 정확도가 향상될 가능성이 높다. 전류원은 출력 저항이 커 부하 저항 대용으로 사용되는데, 공통 소오스 증폭기에 흐르는 입력 전압에 비례한 소신호 전류가 부하 저항으로 인하여 출력 전압으로 변환되...2025.01.02
-
교류및전자회로실험 실험10-2 트랜지스터 증폭회로2 예비보고서2025.01.171. 트랜지스터 증폭회로 이 실험에서는 common-collector 형태의 emitter follower 회로와 Darlington amplifier를 구현하고 그 동작을 확인하여 트랜지스터 증폭회로에 대한 이해를 높였습니다. 이를 통해 입력 임피던스, 출력 임피던스, buffer의 개념을 심화하였습니다. 2. emitter follower 회로 emitter follower 회로는 신호의 크기를 증폭하지는 않지만, 높은 입력 임피던스와 낮은 출력 임피던스를 가져 신호원의 교류신호가 부하에 그대로 전달되도록 하는 역할을 합니다. ...2025.01.17
-
전자공학응용실험 ch20 차동증폭기 기초실험 예비레포트2025.05.051. 차동 증폭기 기초 실험 차동 증폭 회로는 출력이 단일한 단일 증폭 회로에 비하여 노이즈와 간섭에 의한 영향이 적고, 바이패스 및 커플링 커패시터를 사용하지 않고도 증폭 회로를 바이어싱 하거나 다단 증폭기의 각 단을 용이하게 커플링 할 수 있으므로, 집적회로의 제작 공정이 좀 더 용이하여 널리 사용되고 있다. 이 실험에서는 MOSFET을 사용한 차동 쌍의 동작을 위한 기본 조건을 살펴보고 기본적인 측정을 통하여 검증하고자 한다. 이를 토대로 부하 저항을 연결한 MOSFET 차동 증폭 회로를 구성하여 확인하고, 특성을 분석한다. ...2025.05.05
3 / 6
