총 36개
-
디지털회로 실험 보고서 전체본2025.01.171. AND, OR, NOT 게이트 실험 01에서는 AND 게이트와 OR 게이트의 논리 동작을 실험하고, NOT 게이트의 논리 동작을 실험했습니다. AND 게이트는 모든 입력이 1일 때 출력이 1이 되고, OR 게이트는 어느 한 입력이 1이면 출력이 1이 됩니다. NOT 게이트는 입력과 반대의 논리 레벨을 출력합니다. 실험 결과를 통해 이러한 게이트의 논리 동작을 확인할 수 있었습니다. 2. NAND, NOR 게이트 실험 02에서는 NAND 게이트와 NOR 게이트의 논리 동작을 실험했습니다. NAND 게이트는 AND 논리의 부정이며...2025.01.17
-
디지털시스템실험 A+ 9주차 결과보고서(Sequential Circuit)2025.05.141. 동기식 UP/DOWN Counter 설계 이번 실험을 통해 동기식 카운터와 비동기식 카운터의 차이점을 알게 되었습니다. 엘리베이터 코드토의를 작성할 때 if문 안에 module을 불러오면 오류가 떠서 모듈을 이용하지 않고 q값의 변화에 관한 코드를 이용하였습니다. 2. 카운터를 이용한 Sequential Circuit 미니프로젝트 설계 또한 모듈의 입력값이나 출력값이 두 자리 이상일 때 하나로 묶어서 넣어 주게 되면 값이 제대로 전달되지 않는다는 것을 알게 되었습니다. 1. 동기식 UP/DOWN Counter 설계 동기식 UP...2025.05.14
-
컴퓨터구조_에지트리거형 플립플롭(D-, JK-, T-)의 특성을 비교하고 설명해보자2025.01.271. 에지트리거 플립플롭 에지트리거는 회로에서 신호가 하이 레벨(High Level, 1)에서 로우 레벨(Low Level, 0)로 또는 로우 레벨에서 하이 레벨로 전환할 때 발생하는 출력 변화를 의미한다. 이는 상태 변수의 변화 순간에 기반하여 작동하며, 상승 에지(Rising Edge)와 하강 에지(Falling Edge)를 검출하는 기능을 한다. 본론에서는 이러한 상승에지와 하강 에지를 검출하여 처리하는 에지트리거형 플립플롭인 D-플립플롭, JK-플립플롭, T-플립플롭의 특성을 비교하고 설명한다. 2. D-플립플롭 D-플립플롭...2025.01.27
-
[부산대 어드벤처 디자인] 11장 비동기 및 동기카운터의 설계 예비보고서2025.01.121. 비동기식 계수기 비동기식의 Count-Up 계수기, Count-Down 계수기, 십진계수기 (decade counter) 등의 동작원리를 이해한다. 2. 동기식 계수기 동기식 Count-Up 계수기, Count Down 계수기, 리플 캐리 계수기, BCD 계수기, Modulus N 계수기 등의 동작원리를 이해하고 각각의 동작특성을 확인한다. 3. 가중 계수기 가중 계수기는 각 비트의 수치화 평가에 있어서 변화의 주기가 다른 것으로, 이진계수기와 그레이코드 계수기가 이에 해당한다. 그레이코드 계수기는 동시에 하나의 비트만 변하지...2025.01.12
-
마이크로프로세스 ) 타이머/카운터 3을 9비트 분해능의 Fast PWM 모드로 설정하고, 내부 클럭을 64분주시켜 Duty 비가 65%인 구형파를 만들어서 OC3A 핀으로 정상 출력하고자 한다. 필요한 레지스터 값을 설정하시오.2025.01.281. 마이크로프로세서 타이머/카운터 3 설정 마이크로프로세서Ⅰ타이머/카운터 3을 9비트 분해능의 Fast PWM 모드로 설정하고, 내부 클럭을 64분주시켜 Duty 비가 65%인 구형파를 만들어서 OC3A 핀으로 정상 출력하고자 한다. 필요한 레지스터 값을 설정하시오. 2. 9비트 Fast PWM 모드 설정 타이머/카운터 3를 9비트 분해능의 Fast PWM 모드로 설정하고, 내부 클럭을 64로 분주하여 65% 듀티 사이클의 구형파를 OC3A 핀으로 출력하기 위한 레지스터 값을 설정하는 방법은 다음과 같다. 3. 출력 비교 모드 설...2025.01.28
-
디지털공학개론 - 플립플롭, 비동기식 J-K 플립플롭, 멀티바이브레이터2025.04.281. 플립플롭 플립플롭은 클럭 입력을 하는 2진 기억소자로 클럭 입력이 있는 동기식 순서논리회로의 기본 소자이다. RS 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등 다양한 종류의 플립플롭이 있으며, 각각의 회로도, 진리표, 여기표를 작성하였다. 2. 비동기식 J-K 플립플롭 비동기식 J-K 플립플롭은 Preset과 Clear 입력이 존재하여 플립플롭을 원하는 상태로 초기화할 수 있다. 비동기식 플립플롭은 입력의 변화에 맞추어 출력을 변화시키는 특성을 가진다. 3. 멀티바이브레이터 멀티바이브레이터는 타이머, 플립플롭, 발...2025.04.28
-
멀티 스레드와 스레드 간 통신 방법 및 문제점 극복2025.01.181. 멀티 스레드 개념 멀티 스레드는 애플리케이션이 여러 작업을 동시에 수행할 수 있도록 하는 기술입니다. 스레드는 프로세스 내의 단일 실행 단위로, 자체 스택과 프로그램 카운터를 사용하여 자체 컨텍스트에서 실행할 수 있지만 프로세스 내의 다른 스레드와 동일한 메모리를 공유합니다. 2. 스레드 간 통신 방법 스레드 간 통신에는 공유 메모리, 메시지 전달, 신호 등 여러 가지 방법이 있습니다. 공유 메모리는 여러 스레드가 동일한 메모리 위치에 액세스할 수 있도록 하는 기술이며, 메시지 전달은 통신 채널을 통해 스레드 간에 메시지를 보...2025.01.18
-
서강대학교 디지털논리회로실험 6주차 - Flip-flops and registers2025.01.201. Flip-flops 실험을 통해 flip-flop의 종류와 동작 원리를 이해했습니다. SR latch, D latch, JK flip-flop, T flip-flop 등 다양한 flip-flop의 특성을 확인했고, 특히 setup time과 hold time, propagation delay 등의 개념을 배웠습니다. 이를 통해 순차 논리회로 설계 시 고려해야 할 중요한 요소들을 학습했습니다. 2. Registers 여러 개의 flip-flop을 직렬 또는 병렬로 연결하여 register를 구현하는 방법을 배웠습니다. regis...2025.01.20
-
조합 논리 회로와 순차 논리회로의 비교2025.01.031. 조합 논리 회로 조합 논리 회로는 현재의 입력 상태에 따라 출력이 결정되는 회로입니다. 과거의 상태에 영향을 받지 않으며, 데이터 처리 게이트의 조합과 입력 상태에 따라 출력이 결정됩니다. 따라서 조합 논리 회로는 기억 능력을 갖고 있지 않습니다. 2. 순차 논리 회로 순차 논리 회로는 현재의 입력과 과거의 기억 소자에 기억된 입력들의 조합에 따라 출력이 결정되는 회로입니다. 순차 회로에는 논리 게이트 이외에 기억 소자인 플립플롭이 사용됩니다. 순차 회로는 동기식과 비동기식으로 구분되며, 동기식 순차 회로가 더 많이 사용됩니다...2025.01.03
-
조합논리회로와 순서논리회로의 종류 및 특징(회로) 조사2025.05.101. 조합논리회로 조합논리회로는 논리곱(AND), 논리합(OR), 논리 부정(NOT)의 세 가지 기본 논리회로의 조합으로 만들어지며, 입력 신호, 논리 게이트 및 출력 신호로 구성된다. 조합 논리회로는 순서 논리회로와 달리 들어온 입력에 그대로 출력되어 전 회로 등의 영향을 받지 않으며, 기억 소자도 사용하지 않는다. 조합 논리회로의 기본이 되는 가산기, 비교기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서, 감산기 등을 알아보았다. 2. 순서논리회로 순서논리회로는 현재의 입력값과 이전 출력 상태에 따라 출력값이 결정되는 논리회로이다...2025.05.10
3 / 4
