총 44개
-
중앙대학교 아날로그및디지털회로설계실습 9차 결과보고서2025.01.041. 전가산기 회로 설계 이번 실험실습에서는 입력 조합에 따라 출력이 결정되는 조합 논리 회로를 설계하는 방법을 익히고, 조합 논리 회로의 가산기 회로 중 전가산기 회로를 설계하였습니다. Inverter와 AND/OR gate를 활용하여 전가산기를 설계하였고, 전가산기의 진리표와 일치하게 동작하였습니다. 또한 XOR gate를 통해 S, AND/OR gate를 통해 Cout을 출력하는 전가산기를 설계하였고, 이 방식이 AND/OR gate를 이용한 전가산기보다 더 적은 수의 gate를 통해 단순하고 효율적으로 설계할 수 있다는 것을...2025.01.04
-
[기초전자실험 with pspice] 19 RLC 공진회로 결과보고서 <작성자 학점 A+>2025.04.281. RLC 직렬회로 공진 RLC 직렬회로의 공진주파수는 5.3KHz였으며, 전압은 공진 시 최소값을 가졌다. 이는 리액턴스 성분이 상쇄되고 저항만 남기 때문이다. 공진주파수보다 낮은 주파수에서는 위상이 앞서고, 높은 주파수에서는 위상이 늦춰진다. 2. RLC 병렬회로 공진 RLC 병렬회로가 공진할 때 전류 I1과 I2의 값이 비슷하다. 이는 리액턴스 성분이 상쇄되고 저항만 남기 때문이다. 공진주파수보다 낮은 주파수에서는 I1이 크고, 높은 주파수에서는 I2가 크다. 3. 공진주파수 이론값과 실험값 차이 공진주파수 이론값과 실험값의...2025.04.28
-
아날로그 및 디지털회로 설계 실습 실습12_Stopwatch 설계_예비보고서2025.01.211. 디지털 회로 구성요소 이 실습을 통해 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet를 읽고 분석하는 능력과 원하는 회로를 설계할 수 있는 능력을 배양할 수 있습니다. 2. Stopwatch 설계 이 실습에서는 Stopwatch 설계를 통해 디지털 회로 구성요소들을 실제로 구현하고 테스트하는 과정을 경험할 수 있습니다. 기본적인 클럭 생성 회로와 카운터 회로, 숫자 표시 회로, 추가 기능 스위치 등을 설계하게 됩니다. 3. 회로 설계 및 구현 이 실습에서는 회로도 ...2025.01.21
-
반도체 장치 및 설계 - 112025.05.101. PLA (Programmable Logic Array) PLA(Programmable Logic Array)의 레이아웃, 동작 원리, 구조에 대해 설명합니다. PLA 구현 절차로는 SOP(Sum of Products) 형태로 준비하고, 최소 SOP 형태로 줄이며, AND 매트릭스의 입력 연결과 OR 매트릭스의 입력 연결, 그리고 반전 매트릭스의 연결을 결정한 후 PLA를 프로그래밍하는 것을 설명합니다. 2. 유한 상태 기계 (Finite State Machine) 유한 상태 기계의 두 가지 유형인 Moore 상태 기계와 Mea...2025.05.10
-
9주차_예비2025.01.131. PCB 설계 및 제작 이 자료는 PCB(Printed Circuit Board) 설계 및 제작 과정에 대해 설명하고 있습니다. PCB는 전자 제품에서 중요한 부분을 차지하며, 설계와 제조 과정이 복잡합니다. 자료에서는 PCB의 종류와 특징, 제작 과정의 단계별 설명, 그리고 CAD 도구를 활용한 디바이스 라이브러리 생성 및 회로 설계 등을 다루고 있습니다. 이를 통해 PCB 설계와 제작에 대한 전반적인 이해를 제공합니다. 2. 디바이스 라이브러리 제작 자료에서는 CAD 도구를 활용하여 다양한 전자 부품의 디바이스 라이브러리를 ...2025.01.13
-
디지털시스템설계 실습 13주차2025.05.091. 8bit -carry lookahead adder 하위모듈 구현 이번 실습에서는 8비트 carry lookahead adder의 하위 모듈을 구현하였습니다. carry lookahead adder는 carry 전파 지연을 줄이기 위해 설계된 adder 회로입니다. 이를 통해 더 빠른 연산 속도를 달성할 수 있습니다. 2. 32bit -carry select adder 모듈 구현 또한 32비트 carry select adder 모듈을 구현하였습니다. carry select adder는 carry 발생 여부에 따라 두 개의 결과를...2025.05.09
-
수변전실 발전기실 공사 주요 지적사례2025.04.281. 우수침입 방지 전기실 장비 반입구를 통하여 물이 유입되지 않도록 물막이턱 등 대책 검토 2. 특고압 인입덕트 전기실 특고인입덕트에 "특고압 22,900V 위험" 표지판 부착 3. 안내사항 부착 1) 전기실 출입문 주변에 현황판(단상 결선도 및 운전요령서 및 유관기관 연락처 포함) 거치 2) 전기실, 발전기실 등 각실 명판 및 "관계자 외 출입금지" 명판 부착, 케이블 부하 명찰 부착 4. DS봉 전기실 변압기반 파워퓨즈 조작용 DS봉은 출입구 벽체 등 인지하기 쉬운 위치에 거치대를 설치하여 별도 비치 5. 발전기실 급기 · 배...2025.04.28
-
보의 거동 측정을 통한 가력하중 역 추정실험2025.05.151. 응력-변형률 곡선 응력과 변형의 관계를 나타내는 곡선으로, 탄성영역, 소성영역, 비례한계, 탄성한계, 항복점, 극한응력, 파괴점 등의 개념을 포함하고 있다. 2. 단면 2차 모멘트 단면과 특정 축 사이의 거리를 제곱하여 합한 값으로, 휨 또는 처짐에 대한 저항을 예측할 수 있다. 3. Hook의 법칙 응력과 변형률의 관계를 나타내는 기본 공식으로, 탄성영역 내에서 성립한다. 4. 굽힘 공식 휨모멘트, 단면 2차 모멘트, 최외단까지의 거리 등을 이용하여 응력을 계산할 수 있는 공식이다. 5. Strain Gauge 부착 I형강의...2025.05.15
-
금오공대 신소재 반도체공정 시험 정리2025.01.271. 반도체 재료 Ge / Si Ge은 최초로 반도체에 사용한 물질로 Si보다 캐리어의 mobility가 높아 성질이 우수하지만, 성능이 금방 저하된다. Ge의 산화는 Si보다 빨라 산화로 인해 물질과 성질의 변형으로 오랜 사용이 불가능하므로 외부 요인에 의한 영향이 큰 Ge보다 Si을 사용하기 시작한 것이다. Si은 Ge보다 안정성이 좋아 표면에서 산소와 결합하여 SiO2층을 형성하여 성능이 꾸준히 유지 된다는 점과 흔하다는 장점이 있다. 또한, 전하 운반자 제어가 쉬워 도핑하기가 쉬우며 산소와 질소에 안정적이므로 기판 물질로 잘...2025.01.27
-
기초실험1 AND, OR GATE 3주차 결과보고서-틴커캐드2025.05.031. 2 input AND Gate 2 input AND Gate의 입출력 특성을 확인했다. 입력이 모두 1인 경우에만 출력이 1이고, 입력 중 0이 하나라도 포함되어 있으면 출력이 0이 된다. 입력이 A와 B인 경우, 출력은 AB, A와 B의 곱 형태로 나타낼 수 있다. 2. 2 input OR Gate 2 input OR Gate의 입출력 특성을 확인했다. 입력이 모두 0인 경우에만 출력이 0이고 입력 중 하나라도 1이 존재하면 출력값은 1이 된다. 입력이 A와 B일 때 출력은 A+B의 형태로 나타낼 수 있으며, 1+1인 경우에...2025.05.03
3 / 5
