총 434개
-
[전자공학응용실험] 차동증폭기 기초 실험-예비레포트2025.04.261. 차동 증폭기 기초 실험 이 실험에서는 MOSFET을 사용한 차동 쌍의 동작을 위한 기본 조건을 살펴보고 기본적인 측정을 통하여 검증하고자 한다. 이를 토대로 부하 저항을 연결한 MOSFET 차동 증폭 회로를 구성하여 확인하고 특성을 분석한다. 2. 능동 부하와 전류 거울 집적회로를 설계할 때 일정한 전류원이 가장 기본적인 요소가 되는데, 전류원이 필요한 곳마다 저항을 사용하여 회로를 설계하면 신뢰성이 저항의 정확도에 따라 결정된다. 따라서 수동 부하 저항을 사용하여 집적회로를 설계하기보다는 능동 부하 회로를 이용하는 것이 좋다...2025.04.26
-
실험 06_공통 이미터 증폭기 예비 보고서2025.04.271. BJT 소신호 등가회로 BJT의 소신호 등가회로에 대해 설명하고, 트랜스컨덕턴스 g_m과 등가 이미터 저항 r_e가 컬렉터 전류와 어떤 관계가 있는지 유도하였습니다. 소신호 등가회로를 사용하면 선형적 소자가 되어 회로 분석과 설계가 쉬워집니다. 2. 공통 이미터 증폭기 특성 분석 공통 이미터 증폭기의 동작 원리와 입력-출력 전달 특성 곡선을 설명하였습니다. 차단, 능동, 포화 영역에서의 동작을 분석하고, 소신호 등가회로를 이용하여 입력 저항, 전압 이득 등을 구하는 방법을 제시하였습니다. 3. 공통 이미터 증폭기 실험 회로 및...2025.04.27
-
건국대학교 전기전자기초실험2 연산증폭기2 예비레포트 결과레포트2025.01.291. 전압 팔로워 회로 전기전자기초실험2 레포트 – 연산증폭기 2학번이름모의실험 1. 전압 팔로워 회로그림 1-1, 1-2의 회로를 LTspice로 구현하시오. (연산증폭기 Universal Opamp)그림 1-1 전압 분배 회로그림 1-2 전압 팔로워가 포함된 분배 회로모의실험을 위해 구성한 LTspice 회로 사진을 첨부한다. 그림 1-1 회로에서 입력 전압을 5V, 1kHz 정현파를 인가하고 입력 전압 Vin과 Vout의 전압의 파형을 도시하시오.그림 1-2 회로에서 입력 전압을 5V, 1kHz 정현파를 인가하고 입력 전압 V...2025.01.29
-
Common Emitter Amplifier 설계 예비보고서2025.04.271. Common Emitter Amplifier 설계 이 보고서는 R_{sig} =50 ohm, R_{L} =5k ohm, V_{CC} =12V 인 경우, B=100인 NPN BJT를 사용하여 R_{in}이 k ohm 단위이고 amplifier gain(v_{o} /v_{in})이 -100V/V이며 emitter 저항 사용한 Common Emitter Amplifier를 설계, 구현, 측정, 평가하는 내용을 다루고 있습니다. 보고서에는 회로 설계, 시뮬레이션, 측정 및 특성 분석 등의 내용이 포함되어 있습니다. 1. Common ...2025.04.27
-
MOSFET 실험 3-Single Stage Amplifier 2_예비레포트2025.01.121. Common Drain 회로 Common Drain 회로는 입력 신호가 Gate에 인가되고 Source에서 출력 신호가 나오도록 구성된다. Drain이 접지되어 입력과 출력에 공통 단자의 역할을 하므로 Common Drain 증폭기라 한다. DC Analysis를 통해 Gain을 얻을 수 있고 이를 T-Model 해석에 이용하면 Gain은 약 1이 된다. 따라서 Common Drian 회로는 Gain이 1인 비반전 회로가 되며 Source follower라 부르기로 한다. Common Drain 회로는 Gain이 1이므로 입력...2025.01.12
-
중앙대학교 전자회로설계실습 Common Emitter Amplifier 설계2025.05.101. Common Emitter Amplifier 설계 전자회로 설계 및 실습 예비보고서에서 Common Emitter Amplifier 회로를 설계하는 과정이 설명되어 있습니다. 주요 내용으로는 Emitter 저항을 사용한 Common Emitter Amplifier 회로 설계, 이론부의 overall voltage gain 식을 이용한 부하저항 결정, 바이어스 전압 및 저항 값 계산, PSPICE 시뮬레이션을 통한 출력 파형 분석, 입력 신호 크기 조절을 위한 추가 저항 설계 등이 포함되어 있습니다. 1. Common Emitt...2025.05.10
-
연산 증폭기와 그 응용2025.05.011. 이상적인 연산 증폭기 이상적인 연산 증폭기를 가정했을 때, 전류 측면에서는 연산증폭기 내부 저항이 무한대이므로 흘러들어가는 전류가 없다. 전압 측면에서는 offset 전압이 0이 되어 두 입력 단자의 전압이 동일하다. 따라서 출력은 V0=A(v1-v2)로 표현되며, 증폭률 A가 무한대이므로 v1=v2가 된다. 2. 가상 단락과 가상 접지 가상 단락은 두 입력 단자 사이의 전압이 0에 가까워 단락된 것처럼 보이지만, 실제로는 두 단자의 전류가 0인 특성을 말한다. 가상 접지는 반전 증폭기 구성에서 + 입력 단자가 접지와 연결되어...2025.05.01
-
[중앙대전전][전기회로설계실습][예비보고서]-6.계측장비 및 교류전원의 접지상태의 측정방법설계2025.05.151. DMM을 이용한 교류전원 접지 전압 측정 DMM의 ACV 버튼을 눌러 교류전압 측정 모드로 전환하고, DMM의 리드선을 각각 소켓의 접지에 연결하여 두 접지 사이의 전압을 측정하는 방법을 설계하였습니다. 2. 계측기의 입력 저항 및 출력 저항 특성 Function generator의 출력 저항은 50Ω이며, DMM의 입력 저항은 1MΩ, 오실로스코프의 일반적인 입력 저항은 1MΩ입니다. 고속 제품의 경우 50Ω을 사용하기도 합니다. 3. DMM과 오실로스코프의 주파수 특성 비교 DMM은 AC 모드에서 사인파의 실효값을 측정하지...2025.05.15
-
중앙대학교 전자회로 설계실습 예비보고서 6. Common Emitter Amplifier 설계2025.04.291. Common Emitter Amplifier 설계 이 보고서는 50 Ω, Rc = 5 kΩ, Vcc = 12 V인 경우, β=100인 NPN BJT를 사용하여 Ic가 kΩ단위이고 amplifier gain(Vout/Vin)이 –100 V/V인 emitter 저항을 사용한 Common Emitter Amplifier를 설계, 구현, 측정, 평가하는 내용을 다루고 있습니다. 설계 과정에서 Early effect 무시, 최대전력 전달을 위한 부하저항 결정, 증폭기 이득 계산, 바이어스 전압 및 저항 값 도출 등의 내용이 포함되어 있...2025.04.29
-
건국대학교 전기전자기초실험2 트랜지스터3 예비레포트 결과레포트2025.01.291. 달링턴 증폭기 회로 달링턴 증폭기 회로를 LTspice로 구현하고, VCC에 10V를 인가하고 입력 전압 vin에 크기 1V, 주파수 1kHz를 설정하여 입력전압 및 출력전압 파형을 도시하였다. 첫 번째 트랜지스터의 Ib1과 두 번째 트랜지스터의 Ie2의 파형을 도시하고 증폭비를 계산하였다. 2. 푸시풀 증폭기 회로 푸시풀 증폭기 회로를 LTspice로 구성하고, Vin의 크기와 주파수를 변경하면서 입력 전압과 출력 전압 파형을 도시하였다. 브레드보드로 회로를 구현하고 오실로스코프로 입력전압 및 출력전압 파형을 관찰하였다. 1...2025.01.29
20 / 44
