총 37개
-
디지털시스템설계실습_HW_WEEK112025.05.091. 7 세그먼트 업다운 카운터 이 프레젠테이션은 7 세그먼트 업다운 카운터를 구현하는 방법을 설명합니다. 이를 위해 Verilog 코드를 사용하여 상태 머신을 설계하고, 각 상태에 따라 7 세그먼트 디스플레이의 출력을 제어합니다. 또한 시뮬레이션을 통해 동작을 확인하고, 합성 후 critical path delay를 분석합니다. 이를 통해 FSM 설계의 효율성과 7 세그먼트 디스플레이의 작동 원리를 이해할 수 있습니다. 2. 상태 머신 설계 이 프레젠테이션에서는 7 세그먼트 업다운 카운터를 구현하기 위해 상태 머신을 설계합니다. ...2025.05.09
-
논리회로설계실험 2주차 XNOR gate 설계2025.05.151. XNOR Gate 이번 실험의 목적은 Truth table과 Boolean expression으로 나타내고 Verilog 코드를 구현하는 3가지 방식인 Behavioral modeling, Gate-level modeling, Dataflow modeling을 이용하여 XNOR gate를 구현하는 것이다. XNOR gate는 A와 B가 서로 같은 값일 때 TRUE, 즉 1을 Output으로 출력한다. Boolean expression으로는 A⊙B = AB + A'B'로 나타낼 수 있다. 3가지 모델링 방식으로 XNOR gate...2025.05.15
-
[A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 3 실험결과보고서2025.05.011. Verilog HDL Verilog HDL은 FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어입니다. IEEE 1364로 표준화되어 있으며 회로 설계, 검증, 구현 등의 용도로 사용할 수 있습니다. Verilog HDL을 사용하면 회로도 작성 대신 언어적인 형태로 전자회로의 기능을 구성할 수 있습니다. 회로를 구성하는 Synthesis 부분과 회로의 동작을 가상으로 시험하는 Test bench로 구성되어 있습니다. 주로 Data Flow level과 Structural level을 이용한 설계를 사용...2025.05.01
-
[A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 2 실험결과보고서2025.05.011. Verilog HDL Verilog HDL은 FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어입니다. IEEE 1364로 표준화되어 있으며 회로 설계, 검증, 구현 등의 용도로 사용할 수 있습니다. HDL을 사용해 설계할 경우 회로도 작성 대신 언어적인 형태로 전자회로의 기능을 구성할 수 있습니다. 회로를 구성하는 Synthesis 부분과 회로의 동작을 가상으로 시험하는 Test bench로 구성되어 있습니다. 모듈 단위로 설계하며, Behavioral level, Data Flow level, St...2025.05.01
-
논리회로및실험 레포트2025.01.181. AND 게이트 AND 게이트는 두 개 이상의 입력과 하나의 출력으로 구성되며, 진리표에 따라 논리곱(logical conjunction)을 구현한 것이다. 입력 A와 B가 모두 참일 때만 출력 C가 참이 된다. 2. OR 게이트 OR 게이트는 두 개 이상의 입력과 하나의 출력으로 구성되며, 진리표에 따라 논리합(logical sum)을 구현한 것이다. 입력 A 또는 B 중 하나라도 참이면 출력 C가 참이 된다. 3. XOR 게이트 XOR 게이트는 두 입력의 비동일성을 판단하는 비등가(non-equivalence) 게이트로, 두...2025.01.18
-
디지털 시계 및 세계시간 표시 시스템 설계2025.11.161. Verilog HDL 디지털 회로 설계 1MHz 클럭을 100Hz로 변환하여 시간 카운팅을 구현했습니다. 밀리초부터 시간까지의 계층적 카운터 구조를 설계하여 정확한 시간 측정을 가능하게 했습니다. 초기화, 클럭 분주, 레지스터 관리 등 기본적인 디지털 회로 설계 원리를 적용하여 모듈식 구조로 구현했습니다. 2. TEXT LCD 디스플레이 제어 TEXT LCD를 제어하기 위해 상태 머신을 설계하여 초기화, 함수 설정, 디스플레이 온오프, 진입 모드 등의 단계를 거쳐 LCD를 초기화하고 데이터를 표시했습니다. 각 기능별로 다른 화...2025.11.16
-
전기및디지털회로실험 실험6 결과보고서2025.01.121. 논리조합회로 설계 실험을 통해 논리게이트의 조합으로 복잡한 논리적 함수관계를 구현하는 방법을 익히고, 불필요하게 복잡한 논리함수를 단순화시키는 카르노맵 활용법과 돈케어 조건 다루는 방법을 실습하였다. 또한 조합논리회로 설계의 예로 덧셈기(가산기)의 회로를 구현하여 반가산기와 전가산기의 기본동작을 이해하고 실제 회로설계에 적용하는 능력을 키웠다. 2. 논리회로 설계 및 구현 실험을 통해 주어진 조건을 만족시키는 부울함수를 구하기 위해 카르노맵과 don't care condition을 사용하여 SOM 형태의 부울대수식을 얻고, 이...2025.01.12
-
디지털공학 조합회로설계와 시뮬레이션 연습문제풀이2025.11.131. 조합회로설계 디지털공학에서 조합회로는 입력신호의 조합에 따라 출력이 결정되는 회로로, 메모리 요소가 없고 현재의 입력값만으로 출력이 결정된다. 조합회로설계는 논리게이트를 이용하여 특정 기능을 수행하는 회로를 설계하는 과정으로, 진리표 작성, 부울대수 간소화, 논리도 구현 등의 단계를 포함한다. 2. 디지털회로 시뮬레이션 디지털회로 시뮬레이션은 설계된 회로의 동작을 컴퓨터상에서 검증하는 기술로, 실제 회로 구현 전에 오류를 발견하고 수정할 수 있다. SPICE, Verilog, VHDL 등의 시뮬레이션 도구를 사용하여 회로의 논...2025.11.13
-
광운대학교 전기공학실험 실험6. 논리조합회로의 설계 결과레포트 [참고용]2024.12.311. 논리조합회로의 설계 이 실험에서는 논리게이트 조합을 통해 복잡한 논리적 함수관계를 구하는 연습을 진행하고, K-map을 응용하여 논리함수를 효율적으로 단순화시키는 방법을 배웁니다. 또한 don't care 조건을 다루고, 조합논리회로 설계를 직접 해보며 가산기의 회로를 구현하고 반가산기와 전가산기의 기본 동작을 이해함으로써 논리회로 조작능력을 기릅니다. 2. 논리회로 설계 및 검증 실험을 통해 다양한 논리회로를 설계하고 구현하여 그 동작을 확인합니다. 예를 들어 4개의 버튼을 이용한 논리회로, 반가산기 및 전가산기 회로 등을 ...2024.12.31
-
맨체스터 라인 코드 베릴로그 구현2025.11.151. 맨체스터 라인 코드 (Manchester Line Code) 맨체스터 라인코드는 디지털 통신에서 사용되는 인코딩 방식으로, 0을 송신할 때는 반주기 동안 0을 보내고 나머지 반주기 동안 1을 보낸다. 1을 송신할 때는 반주기 동안 1을 보내고 나머지 반주기 동안 0을 보낸다. 수신 회로에서는 반주기 동안 0과 나머지 반주기 동안 1을 수신하면 1로 해석하고, 반주기 동안 0과 나머지 반주기 동안 0을 수신하면 1로 해석한다. 초기 리셋 과정에서 동기화를 위해 일부 초기 데이터는 무시되며, 이후 정상적인 송수신이 가능해진다. 2...2025.11.15
2 / 4
