총 19개
-
디지털회로실험 3주차 - 플립플롭 및 산술회로2025.11.151. JK 플립플롭 NAND 게이트를 이용하여 구성된 JK 플립플롭은 입력단자 J, K, 클록펄스 입력단자 CK, 출력단자 Q와 Q'로 이루어진다. 초기값 설정을 위해 J, K를 접지에 연결하고 CLR을 접지에 연결한 후 +5V에 연결해야 한다. 입력값에 따라 유지, 세트, 리셋, 토글 기능을 수행하며, 클록 신호에 동기화되어 동작한다. 2. D 플립플롭 D 플립플롭은 클록 신호가 0에서 1로 변할 때 D 입력값을 캡처한다. D=1이면 Q=1로 세트되고, D=0이면 Q=0으로 리셋된다. 3주차 실험 중 가장 간단한 실험으로, 단순한...2025.11.15
-
조합 논리 회로와 순차 논리 회로의 비교2025.11.171. 조합 논리 회로(Combinational Logic Circuit) 조합 논리 회로는 입력에 대한 결과가 오직 현재 입력에만 의존하고 이전의 상태나 기억이 없는 논리 회로입니다. 논리 게이트(AND, OR, NOT, NAND, NOR 등)로 구성되며, 각 입력 조합에 대해 고유한 출력을 즉시 생성합니다. 내부 상태를 저장하지 않으며, 컴퓨터의 프로세서, 메모리, 제어 회로 등에서 입력 신호에 따라 즉각적인 출력이 필요한 경우에 사용됩니다. 2. 순차 논리 회로(Sequential Logic Circuit) 순차 논리 회로는 이...2025.11.17
-
Shift Registers 실험 결과보고서2025.11.161. Serial Input-Parallel Output (SIPO) Shift Register IC 7474를 사용하여 SIPO shift register 회로를 구성하고 동작을 관찰했다. 모든 플립플롭의 출력을 초기화한 후 스위치 제어를 통해 클록 신호 변화에 따른 출력 변화를 측정했다. CLK이 변할 때마다 입력된 D값이 L1에 나타나고 순차적으로 L2, L3, L4로 이동하는 시프팅 동작을 확인했다. 4비트의 순차적 입력 정보가 동시에 병렬로 출력되는 특성을 관찰하고 타이밍 다이어그램으로 표현했다. 2. Ring Counte...2025.11.16
-
디지털회로실험: 555 타이머 멀티바이브레이터2025.11.151. 단안정 멀티바이브레이터(Monostable Multivibrator) 555 타이머를 이용한 단안정 멀티바이브레이터는 외부 트리거 신호에 의해 단일 출력 펄스를 생성하는 회로이다. 부(-)트리거 신호 입력 시 하단 비교기 출력이 high가 되어 플립플롭의 출력 Q는 low, bar Q는 high가 된다. 콘덴서가 충전되면서 Vc가 2/3 Vcc를 초과하면 상단 비교기 출력이 high가 되어 Q는 high, bar Q는 low가 되고 콘덴서가 방전된다. 펄스 폭은 저항과 커패시터에 의해 결정되며, 커패시터 용량이 클수록 펄스 폭...2025.11.15
-
홍익대 디지털논리실험및설계 7주차 예비보고서 A+2025.05.161. S-R Latch와 S'-R' Latch Latch는 1비트의 문자를 보관하고 유지할 수 있는 회로이다. S-R Latch는 NOR 게이트를 이용해 결선되고 S'-R' Latch는 NAND 게이트를 이용해 결선되므로 SR NOR Latch, SR NAND Latch 라고도 불린다. Set이 활성화되면 Q가 1, Q'가 0이 되고 Reset이 활성화되면 Q'가 1, Q가 0이 된다. 2. Pulse detector와 CLK Pulse detector는 Pulse의 변화를 감지하는 회로이다. 두 개의 동일한 입력 중 하나에만 인버...2025.05.16
-
디지털 만보기 설계 및 구현2025.11.151. 기울기 센서 및 카운터 회로 SW-200 기울기 센서를 사용하여 걸음을 감지하고, 74LS90 10진 카운터를 통해 카운트를 수행한다. 센서 내부의 금속 구슬이 기울기에 따라 위치를 변경하여 전류 흐름을 제어하며, 이 신호가 카운터에 입력되어 0부터 999까지 3자리로 표시 가능하다. SR래치를 통해 입력값을 안정화하여 정확한 1씩 카운트를 구현한다. 2. SR래치 및 신호 안정화 NAND 게이트(74LS00) 2개로 구성된 SR래치는 기울기 센서의 불안정한 신호를 제어하여 0과 1값이 번갈아 출력되도록 한다. 이를 통해 카운...2025.11.15
-
디지털공학 다단게이트 회로 및 NAND, NOR 게이트2025.11.131. 다단게이트 회로 다단게이트 회로는 여러 개의 논리 게이트를 단계적으로 연결하여 복잡한 논리 함수를 구현하는 디지털 회로입니다. 입력 신호가 첫 번째 게이트를 거쳐 출력되고, 이 출력이 다음 단계의 게이트 입력으로 사용되는 방식으로 동작합니다. 이러한 구조는 디지털 시스템에서 데이터 처리 및 제어 로직 구현에 필수적입니다. 2. NAND 게이트 NAND 게이트는 AND 게이트의 출력을 반전시킨 논리 게이트로, 모든 입력이 1일 때만 0을 출력하고 나머지 경우에는 1을 출력합니다. NAND 게이트는 범용 게이트로서 다른 모든 논리...2025.11.13
-
십진 계수기(BCD Counter) 실험 보고서2025.11.161. BCD(Binary-Coded-Decimal) 계수기 BCD 계수기는 이진 부호화 십진수 체계를 사용하는 디지털 계수 장치입니다. 본 실험에서는 JK 플립플롭과 NAND 게이트를 사용하여 십진 계수기를 구성하고, 클록 신호의 증가에 따른 출력 변화를 관찰했습니다. L1, L2, L3, L4 출력이 0부터 9까지 순환하며, 10주기마다 초기화되는 특성을 확인했습니다. 2. TTL IC 7490을 이용한 십진 계수기 설계 TTL IC 7490은 내부에 이진 계수기와 5진 계수기를 포함하고 있으며, 이 둘을 조합하면 10진 계수기가...2025.11.16
-
한양대 Register2025.05.041. D Flip-Flop D Flip-Flop은 SR FF에 Not gate를 추가한 것으로, (0,1)과 (1,0) 값만 사용하고 싶을 때 input 낭비 없이 사용할 수 있다. D에 0이 입력되면 Q에는 1이 출력되고 Q'에는 0이 출력된다. 반대로, 1이 입력되면 Q에는 0이 출력되고 Q'에는 1이 출력된다. D FF의 timing diagram은 T FF의 timing diagram과 큰 차이가 있다. 다른 FF는 모두 positive edge로 clock이 0에서 1로 바뀌는 시점에 작동하지만, T FF은 negative...2025.05.04
2 / 2
