총 3개
-
논리회로설계실험 9주차 counter설계2025.05.151. Ripple counter (D flip flop) Ripple counter의 기본 구조는 D flip flop을 이용하는 것이다. 출력 값 OUT[3:0]은 0000에서 시작하여 clk의 positive edge마다 2진수 1씩 증가하는 형태로 변화한다. 이를 통해 structural modeling으로 ripple counter를 구현할 수 있다. 2. Ripple counter (JK flip flop) JK flip flop을 이용한 ripple counter의 경우, 가장 왼쪽의 JK flip flop에서 OUT[0...2025.05.15
-
Shift Registers 실험 결과보고서2025.11.161. Serial Input-Parallel Output (SIPO) Shift Register SIPO shift register는 직렬 입력과 병렬 출력을 가진 레지스터로, TTL IC 7474 2개로 구성된다. 실험에서 Switch 1에 CL, Switch 2에 D, Switch 3에 CLK를 연결하여 동작을 관찰했다. Switch 2가 1일 때는 다이오드가 순차적으로 켜지고, 0일 때는 순차적으로 꺼진다. CLK 신호의 rising edge에서만 데이터가 이동하며, 함수 발생기로 생성한 5V와 0V의 사각파를 사용하여 정확한...2025.11.16
-
Shift Registers 실험 결과보고서2025.11.161. Serial Input-Parallel Output (SIPO) Shift Register IC 7474를 사용하여 SIPO shift register 회로를 구성하고 동작을 관찰했다. 모든 플립플롭의 출력을 초기화한 후 스위치 제어를 통해 클록 신호 변화에 따른 출력 변화를 측정했다. CLK이 변할 때마다 입력된 D값이 L1에 나타나고 순차적으로 L2, L3, L4로 이동하는 시프팅 동작을 확인했다. 4비트의 순차적 입력 정보가 동시에 병렬로 출력되는 특성을 관찰하고 타이밍 다이어그램으로 표현했다. 2. Ring Counte...2025.11.16