총 27개
-
[논리회로실험] 실험1. Basic Gates 결과보고서2025.05.081. 전자공학도의 윤리 강령 전자공학도로서 전자공학이 전 세계 인류의 삶에 끼치는 심대한 영향을 인식하여 우리의 직업, 동료와 사회에 대한 의무를 다하고 최고의 윤리적, 전문적 행위를 수행할 것을 다짐하는 IEEE 윤리 헌장에 대해 설명하고 있습니다. 2. 기본 논리 게이트 실험 AND, OR, NAND, NOR, NOT 게이트 등 기본적인 논리 게이트들을 설계하고 입력에 따른 출력 결과를 확인하는 실험을 수행하였습니다. 각 게이트의 특성을 이해하고 실험 결과를 통해 검증하는 과정을 설명하고 있습니다. 3. 복합 논리 회로 실험 A...2025.05.08
-
아주대학교 기초전기실험 A+ 예비보고서 Ch. 2, 3 (AC) 영문2025.05.031. IEEE 윤리 강령 IEEE 윤리 강령에 따라 보고서를 작성했음을 서약합니다. 이 강령은 IEEE 회원들이 기술이 전 세계의 삶의 질에 미치는 중요성을 인식하고, 자신의 전문 분야, 회원 및 지역 사회에 대한 개인적 의무를 수락하면서 최고의 윤리적이고 전문적인 행동을 약속하는 것입니다. 2. 오실로스코프 사용 이 실험에서는 오실로스코프의 전반적인 사용법을 익히고, 결과 화면의 스케일을 조정하며, 사인파를 측정하는 방법을 배웁니다. 3. 임피던스 임피던스는 매질에서의 파동 전파 또는 전선이나 회로에서의 전기 흐름이 방해받는 정도...2025.05.03
-
OSI 7계층을 나눈 이유에 대해 PC사용중 인터넷 연결이 끊긴 경우 설명2025.01.041. OSI 7계층 소개 OSI(개방형 시스템 상호 연결) 모델은 네트워크 프로토콜 제품군을 이해하고 설계하는 데 사용되는 개념적 프레임워크입니다. 이는 네트워크 아키텍처를 각각 특정 기능을 가진 7개의 개별 계층으로 나눕니다. 각 계층은 직접 이웃 계층하고만 통신하며, 데이터는 전송 장치의 계층을 통해 전달됩니다. 2. OSI 7계층 사례 PC 사용 중 인터넷 연결이 끊어지는 경우, OSI-7 계층 모델을 활용하여 체계적으로 문제를 진단하고 해결할 수 있습니다. 각 계층의 기능을 확인하여 물리적 연결, 데이터 링크, 네트워크, 전...2025.01.04
-
정보통신개론_무선통신기술과 인터넷 보안에 관한 기술2025.05.121. 무선통신기술 무선통신기술은 선 없이 인터넷에 연결할 수 있게 해주는 근거리 무선통신기술인 와이파이 기술이다. 와이파이는 IEEE 802.11 통신규정을 만족하는 기기들끼리 무선으로 데이터를 주고받을 수 있게 하는 기술이다. 와이파이를 사용하기 위해서는 무선접속장치인 공유기가 필요하며, 공유기는 유선 인터넷 신호를 무선 신호로 바꿔준다. 2. 인터넷 보안 개방된 와이파이의 경우 IP 주소를 통해 해킹이 가능하며, 해커가 사용자의 사용을 제한하거나 개인 정보를 알아낼 수 있다. 이를 방지하기 위해서는 공유기에 비밀번호를 설정하여 ...2025.05.12
-
Verilog HDL을 이용한 AND Gate 설계 및 FPGA 구현2025.11.121. Verilog HDL Verilog HDL은 FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어로, IEEE 1364로 표준화되어 있습니다. 회로 설계, 검증, 구현 등의 용도로 사용 가능하며, 회로도 작성 대신 언어적 형태로 전자회로의 기능을 구성합니다. Module 단위로 설계되며, Synthesis 부분과 Test bench로 구성되어 있습니다. 2. HDL 설계 레벨 HDL 설계는 세 가지 레벨로 구분됩니다. Behavioral level은 진리표와 같이 case를 이용하여 회로의 동작을 정확하...2025.11.12
-
컴퓨터 구조와 원리 2장 연습문제2025.11.181. 진수 변환 및 표현 컴퓨터에서 정보를 표현하기 위해 사용되는 다양한 진수 체계를 다룬다. 10진수를 2진수로 변환하거나 2진수를 10진수로 변환하는 방법을 학습한다. 예를 들어 10진수 13을 2진수로 표현하려면 4비트가 필요하며, 소수점이 포함된 수의 변환도 포함된다. 8진수와 같은 다른 진수 체계도 함께 다루어진다. 2. 보수 표현과 음수 표현 부호가 있는 2진수를 표현하기 위해 1의 보수와 2의 보수를 사용한다. 2의 보수는 각 비트에 1을 더하는 것이 아니라 1의 보수에 1을 더하여 얻는다. 음수를 표현할 때 2의 보수...2025.11.18
-
아주대학교 기초전기실험 A+ 결과보고서 Ch. 11 (DC)2025.05.031. 전자공학도의 윤리 강령 전자공학도로서 공중의 안전, 건강, 복리에 대한 책임을 지며, 이해 상충을 피하고 정직성을 유지하며, 기술의 영향력을 이해하고 자기계발과 책무성을 가지며, 차별 없이 모든 사람을 공평하게 대하고 도덕성을 지키며 동료와 협력하는 것이 중요하다. 2. Superposition Theorem Superposition Theorem은 두 개 이상의 기전력이 연결되어 있을 때 회로를 구성하는 소자의 출력은 각각의 기전력에 의한 개별 출력의 합으로 나타난다는 원리이다. 이번 실험에서는 전류와 전압에 대해 Super...2025.05.03
-
[A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 2 실험결과보고서2025.05.011. Verilog HDL Verilog HDL은 FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어입니다. IEEE 1364로 표준화되어 있으며 회로 설계, 검증, 구현 등의 용도로 사용할 수 있습니다. HDL을 사용해 설계할 경우 회로도 작성 대신 언어적인 형태로 전자회로의 기능을 구성할 수 있습니다. 회로를 구성하는 Synthesis 부분과 회로의 동작을 가상으로 시험하는 Test bench로 구성되어 있습니다. 모듈 단위로 설계하며, Behavioral level, Data Flow level, St...2025.05.01
-
[A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 3 실험결과보고서2025.05.011. Verilog HDL Verilog HDL은 FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어입니다. IEEE 1364로 표준화되어 있으며 회로 설계, 검증, 구현 등의 용도로 사용할 수 있습니다. Verilog HDL을 사용하면 회로도 작성 대신 언어적인 형태로 전자회로의 기능을 구성할 수 있습니다. 회로를 구성하는 Synthesis 부분과 회로의 동작을 가상으로 시험하는 Test bench로 구성되어 있습니다. 주로 Data Flow level과 Structural level을 이용한 설계를 사용...2025.05.01
-
한양대 Verilog HDL 12025.05.041. Verilog HDL Verilog는 IEEE 1364로 표준화된 전자회로 및 시스템에 사용되는 하드웨어 기술 언어입니다. VHDL과 다르게 순차적으로 작동하지 않고 clock에 따라 동시 동작하기 때문에 동시성을 표현할 수 있습니다. Verilog HDL은 Behavioral, Data flow, Structural 레벨로 나뉘며 각각 장단점이 있어 목적에 맞게 사용해야 합니다. 2. AND Gate AND gate의 Verilog 코드를 작성하고 시뮬레이션을 통해 입출력 값이 AND gate의 Truth table과 일치하...2025.05.04
2 / 3
