총 44개
-
JFET 특성 및 바이어스 회로 실험2025.11.161. JFET(접합 전계효과 트랜지스터)의 구조 및 동작원리 JFET는 P형 반도체 중간에 N형 반도체로 둘러싼 단극 소자로, Channel, Gate, Drain, Source로 구성된다. N채널의 경우 Drain에 높은 양의 전압을, Gate에 낮은 전압을 공급하면 Depletion 영역이 형성되어 Gate-Source 전압에 의해 채널 크기가 조절되고, 이를 통해 Drain에서 Source로 흐르는 전류량을 제어할 수 있다. BJT와 달리 매우 높은 입력저항을 가지며 게이트-소스 간 전압으로 전류 흐름을 제어한다. 2. Sho...2025.11.16
-
데이터 전송의 제어 절차 5단계2025.11.171. 흐름 제어 (Flow Control) 데이터 전송의 첫 단계로, 송신측이 데이터를 전송하는 속도를 수신측이 처리할 수 있는 속도에 맞춰주는 역할을 한다. 정지-대기(Stop-and-Wait)와 슬라이딩 윈도우(Sliding Window) 두 가지 주요 기술이 사용되며, 슬라이딩 윈도우는 여러 패킷을 연속적으로 보낼 수 있어 전송 효율성이 높다. 2. 오류 제어 (Error Control) 데이터 패킷 전송 과정에서 발생하는 오류를 감지하고 복구하는 절차이다. 패리티 비트, 체크섬, CRC 등의 오류 감지 기법을 사용하여 오류를...2025.11.17
-
정보통신개론 ) 패리티 비트, CRC 에러 검출, 비교 관련, 채널용량2025.04.281. 패리티 비트 정보, 비트를 이용하는 방식과 비트 구성열을 이용하는 방식으로 패리티 비트를 구하고, 에러 발견 방법을 표현하였다. 패리티 비트는 2의 거듭제곱 부분에 배치되어 그 위치에서 홀수 패리티 조건을 만족하도록 만드는 것이다. 에러 발생 확인은 패리티 비트를 포함한 수에 대하여 각 비트 확인 시 홀수인지 확인하여 오차가 없음을 확인할 수 있다. 2. CRC 에러 검출 수신 메시지가 11000110일 때, CRC 부호화를 위해 에러가 발생하였는지 판단하고, 에러 발생 시 FCS를 4bit로 표현하였다. 또한 10001110...2025.04.28
-
물리전자2 과제5: 전계효과트랜지스터 특성 분석2025.11.181. 로드라인(Load Line)과 트랜지스터 동작 로드라인은 외부 인가 전압에 대한 출력 전류값을 예측하기 위해 필요하다. E = iDR + vD 방정식과 트랜지스터의 I-V 특성곡선의 교점이 정상상태의 전류와 전압값이 된다. VG 변화에 따라 iD와 vD가 변하며, VG 증가 시 정상상태 전류는 증가하고 전압은 감소한다. 이러한 변화는 증폭계수(VD/VG 비율)로 정량화된다. 2. JFET(접합형 전계효과트랜지스터) 제어 및 핀치오프 JFET는 S, G, D 단자의 바이어싱으로 제어된다. G 단자에 양의 바이어스를 인가하면 채널...2025.11.18
-
WiFi 프로토콜 비교: 802.11a와 802.11ac2025.11.171. 802.11ac 프로토콜 2013년에 도입된 802.11ac는 5세대 와이파이 기술로 5GHz 주파수 대역에서 작동합니다. 최소 1Gbps의 다중 스테이션 WLAN 처리량을 지원하며, 최대 160MHz의 넓은 채널 대역폭을 사용합니다. MIMO 기술과 빔포밍을 지원하여 여러 데이터 스트림의 동시 전송을 가능하게 하고 신호 강도를 향상시킵니다. 2.4GHz 대역과 역호환되어 이전 장치와의 연결이 호환됩니다. 2. 802.11a 프로토콜 1999년에 도입된 802.11a는 5GHz 주파수 대역에서 작동하는 최초의 표준입니다. 최대...2025.11.17
-
디지털 로직 게이트와 MOSFET 실험2025.11.181. MOSFET의 특성 및 동작원리 MOSFET은 전압을 인가하여 구동하는 전압제어소자로, 전기적으로 절연되어 있어 높은 입력임피던스를 가진다. 소자가격이 비싸지만 열 안정성이 우수하고 빠른 스위칭 속도를 제공하여 저전력 응용 및 디지털 로직에 널리 사용된다. BJT와 달리 입력전류가 거의 필요하지 않아 전력소비가 적다. 2. NAND 게이트와 NOR 게이트의 동작 NAND 게이트는 두 입력이 모두 High일 때만 출력이 Low이고, 나머지 경우는 High이다. NOR 게이트는 두 입력이 모두 Low일 때만 출력이 High이고, ...2025.11.18
-
기초전자실험 - 24장 전류원 및 전류 미러 회로2025.04.301. 전계효과 트랜지스터 (JFET) JFET는 전압을 증폭시키는 트랜지스터로, 유니폴라 소자이며 한 종류의 캐리어에 의해 전류가 형성된다. JFET는 BJT보다 온도적으로 더 안정되어 있어 트랜지스터의 손상 위험이 큰 직접회로에 많이 사용된다. JFET의 특성으로는 V_GS=0V, V_DS>0일 경우 n채널의 내부 전자들이 양의 전위인 드레인쪽으로 이동하여 소스방향으로 전류가 흐르며, V_GS<0V일 경우 소스쪽의 공핍영역이 커져 n채널의 전자흐름을 방해하여 전류량이 0A가 된다. 2. 전류원 전류원은 부하의 조건에 상관없이 항상...2025.04.30
-
(22년) 중앙대학교 전자전기공학부 전자회로설계실습 결과보고서 4. MOSFET 소자 특성 측정2025.04.301. MOSFET 소자 특성 측정 MOSFET은 전자전기공학에서 중요한 소자로, 증폭 기능과 스위치 기능을 가지고 있다. 이 실험에서는 MOSFET의 전기적 특성을 실험적으로 이해하고자 하였다. 실험 결과, source는 ground, Vds=5V로 고정하고 Vgs를 증가시키면서 drain current Id를 측정하였다. Vgs가 2.2V일 때 약 1mA의 전류가 측정되어 이를 threshold voltage Vth로 확인하였다. 측정값들을 Id-Vgs 특성곡선으로 나타내었고, Vgs가 증가함에 따라 Id도 증가하는 것을 확인하여...2025.04.30
-
전자회로(개정4판) - 생능출판, 김동식 지음 / 7장 연습문제 풀이2025.01.091. JFET 바이어스 JFET은 게이트-소스 전압(Vgs)에 따라 차단 상태와 도통 상태가 결정됩니다. Vgs가 음의 값이면 JFET은 차단 상태가 되어 드레인 전류(Id)가 흐르지 않습니다. Vgs가 양의 값이면 JFET은 도통 상태가 되어 Id가 흐르게 됩니다. 따라서 JFET의 동작 상태는 Vgs에 의해 결정됩니다. 2. MOSFET 바이어스 MOSFET은 게이트-소스 전압(Vgs)에 따라 동작 상태가 결정됩니다. Vgs가 문턱 전압(Vth) 이상이면 MOSFET이 도통되어 드레인 전류(Id)가 흐르게 됩니다. Vgs가 Vt...2025.01.09
-
고등학교 수학으로 이해하는 무선통신 시스템과 행렬2025.11.141. RIS를 활용한 무선통신 시스템 RIS(재구성 가능한 지능형 표면)는 6G 통신 시스템의 후보기술로, 밀리미터 및 테라헤르츠 대역에서 전파의 경로 감쇄를 보완한다. 위상 제어를 통해 원하는 형태의 빔을 지향하고 낮은 에너지로 반사파를 조절할 수 있다. 원거리 경로 감쇄 모델은 행렬로 표현되며, 메타 물질의 반사 특성을 고려하여 수학적으로 도출된다. 2. 통신신호처리를 위한 행렬 Hadamard 행렬은 직교성을 가지며 음성신호와 영상신호의 변환 및 부호화에 사용된다. 가산과 감산만으로 변환이 가능하여 하드웨어 단순화에 효과적이다...2025.11.14
2 / 5
