총 17개
-
컴퓨터구조 - 컴퓨터구조와 데이터의 표현, 컴퓨터 연산2025.01.151. 컴퓨터 시스템의 구성요소 컴퓨터 시스템은 다양한 구성 요소들로 이루어져 있으며, 이들이 어떻게 상호작용하는지 이해하는 것이 매우 중요합니다. 컴퓨터 시스템의 역사와 분류, 그리고 하드웨어와 소프트웨어 구성 요소, 정보의 표현과 저장 방식 등을 설명합니다. 2. 데이터의 표현 컴퓨터는 데이터를 이진수(0과 1)로 표현합니다. 숫자, 문자, 이미지 등 다양한 형태의 데이터가 이진수로 표현되며, 이를 위해 ASCII, 유니코드 등의 표준 코드가 사용됩니다. 3. 컴퓨터 연산 컴퓨터 연산은 데이터 처리의 핵심 기능입니다. 산술 연산,...2025.01.15
-
기초전자회로및실험2 -ALUs(Arithmetic logic units)를 이용한 n-bit 계산기 설계2025.05.101. 입력 입력은 기본적으로 10의자리 스위치와 1의 자리 스위치를 이용하여 각각 구현합니다. 스위치로 입력한 10진수의 값을 Decimal to Binary (74147) 소자를 이용해서 2진수로 변환하고, 이를 4bit adder(74283) 2개를 이용하여 구현한 8bit BCD to Binary를 통해 binary로 변환시켜 2진수 표현 입력 스위치에는 풀업 저항을 사용합니다. 2. 감가산기 계산기의 집적도를 고려하여 가산기와 감산기를 동시에 설계합니다. AND, OR, XOR 와 같은 기본 소자들로 FULL ADDER를 구...2025.05.10
-
고려대학교 디지털시스템실험 A+ 5주차 결과보고서2025.05.101. Binary to 7-SEGMENT 이번 실험을 통해 7-segment의 8자리가 어떻게 동시에 보여지는지 알 수 있었습니다. Binary to 7-segment를 구현할 때에 저번 시간에 만들었던 binary to BCD를 사용하였고, 이렇게 만든 Binary to 7-segment 함수를 이용해 7-segment 계산기를 만들 수 있었습니다. 이 과정에서 간단한 동작을 하는 함수 하나를 만드는 데에도 그 안에 많은 함수가 쓰인다는 것을 알 수 있었습니다. 2. Adder/Subtractor와 연결한 7-SEGMENT 만들기...2025.05.10
-
한양대 Half adder & Full adder2025.05.041. 반가산기 (Half adder) 반가산기는 기본적인 덧셈 연산을 하는 장치로, 입력 2개(a,b)와 출력 2개(c,s)로 구성됩니다. 출력 C는 Carry로 상위 비트로 올라가는 자리 올림 수를 의미하고, 출력 S는 Sum으로 두 비트의 합을 나타냅니다. 반가산기는 OR, NOT, AND 등의 게이트를 활용해 회로를 구성할 수 있습니다. 2. 전가산기 (Full adder) 전가산기는 이진수의 한 자릿수를 연산하고, 하위 비트에서 올라오는 자리올림수 입력을 포함하여 출력합니다. 전가산기는 입력 Cin, A, B와 출력 Cout...2025.05.04
-
방통대 출석대체시험 컴퓨터구조 요약본2025.01.261. 컴퓨터 세대별 발전과정 컴퓨터 세대별 발전과정은 1세대 - 진공관(어셈블리어 일괄처리), 2세대 - 트랜지스터(고급언어 실시간처리), 3세대 - 직접회로[IC](시분할처리), 4세대 - LSI(인공지능 전문가시스템), 5세대 - VLSI(병렬처리, 자연언어처리)로 설명되어 있습니다. 2. 기본 연산회로 기본 연산회로에는 가산기(덧셈), 감산기(뺄셈), 승산기(곱셈), 제산기(나눗셈)이 포함됩니다. 3. MSI(Medium Scale Integrated circuits) MSI(Medium Scale Integrated circ...2025.01.26
-
서강대학교 디지털논리회로실험 5주차 - 비교 및 연산 회로2025.01.201. 비교 회로 비교 회로는 XOR gate와 AND gate를 이용해 입력받은 두 2진수를 비교한 후 두 수가 같은지 다른지 결과로 출력해준다. 물론 XOR gate의 수를 늘려서 비교하는 입력의 개수를 (2*XOR)개의 꼴로 늘릴 수 있다. 그리고 두 수 중 어떤 것이 더 큰지 비교한 후 출력해주는 magnitude comparator라는 비교회로도 있다. 2. 가산 회로 Half-adder는 1bit의 두 이진수를 더해 2bit의 출력(0부터 3까지)을 내는 기본적인 adder이다. Full-adder는 1bit의 세 이진수를...2025.01.20
-
한양대 Verilog HDL 22025.05.041. Verilog HDL Verilog HDL (Hardware Description Language)은 IEEE 1364에서 표준화된 전자회로 및 시스템에 사용되는 하드웨어 기술 언어입니다. Verilog는 CLK에 따라 동시동작 하므로 동시성을 표현할 수 있고, 컴파일 과정이 기존의 프로그래밍언어와는 다르지만 기본적인 문법은 C언어와 유사합니다. 2. Half Adder (HA) Half Adder (HA)는 기본적인 덧셈 연산을 하는 장치로, 입력 2개와 출력 2개의 구조를 띄고 있습니다. 출력은 Carry와 Sum으로 나타...2025.05.04
2 / 2
