총 440개
-
공통 이미터 증폭기 설계 및 시뮬레이션2025.11.141. 공통 이미터 증폭기 (Common Emitter Amplifier) BJT는 베이스, 컬렉터, 에미터 3개 단자를 가지며, 4단자망 증폭기로 사용하기 위해 한 단자를 공통으로 사용한다. 공통 이미터 구성에서는 입력이 베이스로, 출력이 컬렉터로 나온다. 이 구조는 중간 정도의 입력저항, 큰 전압이득, 큰 전류이득을 가지며 주로 중간 증폭 단으로 사용된다. Small signal model로 표현 가능하며, 전압이득은 Rc 값에 따라 변한다. 2. 전압이득 및 임피던스 특성 공통 이미터 증폭기의 전압이득은 Rc와 RL 값에 따라 ...2025.11.14
-
OP-Amp 오실레이터 설계 및 피드백 특성 분석2025.11.181. OP-Amp 오실레이터 설계 UA741 OP-Amp를 이용하여 양의 피드백 개념을 적용한 신호발생기를 설계한다. OrCAD PSPICE를 사용하여 주어진 저항값에 따라 오실레이터를 설계하고, 출력 파형을 시뮬레이션한다. 설계된 오실레이터는 커패시터의 충방전을 통해 동작하며, 출력전압이 임계값에 도달하면 상태가 전환되어 반복적인 신호를 생성한다. 2. 피드백 계수(β)의 영향 분석 피드백 저항 R1을 변화시켜 피드백 계수 β의 변화를 분석한다. R1이 감소하면 β가 감소하여 주기와 진폭이 작아지고, R1이 증가하면 β가 증가하여...2025.11.18
-
Common Emitter Amplifier 주파수 특성 분석2025.11.181. Common Emitter Amplifier의 주파수 특성 Emitter 저항을 사용한 Common Emitter Amplifier의 주파수 특성을 측정하고 평가한다. 100 kHz, 20 mVpp 사인파 입력 시 출력파형을 PSPICE로 시뮬레이션하여 최대값 153.346mV, 최소값 161.546mV를 얻었으며 max/min 비율은 94.92%이다. 전체 전압 이득은 -14.7(V/V)이고, 10 Hz에서 10 MHz까지의 주파수 응답 특성을 로그 스케일로 분석한다. 2. 3dB Bandwidth 및 Unit Gain Fr...2025.11.18
-
Common Emitter Amplifier 설계 및 구현2025.11.181. Common Emitter Amplifier 설계 Rsig=50Ω, RL=5kΩ, VCC=12V, β=100인 NPN BJT 2N3904를 사용하여 입력저항이 kΩ단위이고 증폭이득이 -100V/V인 Common Emitter Amplifier를 설계한다. Early effect를 무시하고 부하저항에 최대전력이 전달되도록 RC를 결정하며, emitter 저항을 삽입하여 회로의 안정성을 향상시킨다. 설계 과정에서 gm, IC, IB, IE, VC, VE, RE, R1, R2 등의 값을 계산하고 입력저항 Rin을 구한다. 2. PS...2025.11.18
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 결과 보고서2025.01.041. Wien bridge oscillator 구현 이번 실험실습에서는 신호발생기를 소자의 값을 조절하여 원하는 주파수에서 발진시키고, 이때의 발진주파수와 출력파형의 최대치를 관찰하였습니다. 그 결과 4-4-2의 회로의 경우 출력파형이 완벽한 사인파가 아니었지만, Gain 값과 발진주파수 모두 설계값과 비슷하였고, 4-4-3의 회로의 경우 4-4-2의 회로에서 다이오드를 추가하여 왜곡이 감소하는 것을 관찰할 수 있었습니다. Gain 값과 발진주파수 모두 설계값과의 오차가 감소하였습니다. 2. 안정된 Wien bridge oscill...2025.01.04
-
전자공학실험 12장 소오스 팔로워 A+ 예비보고서2025.01.131. 소오스 팔로워 증폭기 소오스 팔로워는 출력 임피던스가 작으므로, 작은 부하 저항을 구동하는 데 많이 사용된다. 이 실험에서는 소오스 팔로워의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통해 확인하고자 한다. 소오스 팔로워 회로에서 입력은 게이트 단자에 인가되고, 출력은 소오스 단자에서 감지된다. 드레인 단자가 공통이므로, 공용 드레인 증폭기라고 할 수 있다. 출력 신호가 입력 신호를 따라가기 때문에 소오스 팔로워'라는 용어를 더 많이 사용한다. 또한, 출력 신호의 DC 레벨이 입력 신호의 DC 레벨에서 Vas...2025.01.13
-
전자공학실험 11장 공통 소오스 증폭기 A+ 예비보고서2025.01.131. 공통 소오스 증폭기 이 실험에서는 MOSFET을 이용한 공통 소오스 증폭기의 동작 원리를 공부하고, 실험을 통하여 특성을 측정하고자 한다. 공통 소오스 증폭기는 게이트가 입력 단자, 드레인이 출력 단자, 소오스가 공통 단자인 증폭기로서 높은 전압 이득을 얻을 수 있는 장점이 있어 널리 사용되고 있다. 이 실험에서는 공통 소오스 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구해본 다음, 실험을 통하여 동작을 확인하고자 한다. 2. MOSFET 소신호 등가회로 MOSFET이 포화 영역에서...2025.01.13
-
공통 이미터 증폭기의 주파수 응답 실험2025.11.171. 저주파 응답 특성 저주파 영역에서 증폭기의 응답은 DC 차단을 위한 AC 결합 커패시터와 바이패스 커패시터에 의해 결정된다. 입력 결합 커패시터, 출력 결합 커패시터, 이미터 바이패스 커패시터 각각이 하위 차단 주파수를 발생시키며, 이 중 가장 큰 값이 회로의 차단 주파수가 된다. 실험에서 측정된 저역 차단 주파수는 456.61 Hz로 계산값 470.455 Hz와 유사한 결과를 보였다. 2. 고주파 응답 특성 고주파 영역에서 증폭기의 이득은 트랜지스터의 기생 커패시턴스에 의해 영향을 받는다. 입력 접속부에서는 베이스-이미터 단...2025.11.17
-
울산대학교 전기전자실험 14. 전류원 및 전류 미러 회로2025.01.121. 공통 source 회로의 바이어스 공통 source 회로의 바이어스에 대해 설명하고 있습니다. Shockley 방정식을 통해 구한 해 중 하나는 V_P와 I_DSS 범위 내에 있지만 다른 하나는 이 범위 밖에 있어 타당하지 않은 값이라고 설명하고 있습니다. 2. 이론값과 측정값의 오차 이론값과 측정값 사이에 가장 큰 오차가 발생한 이유는 이전 실험에서 사용한 JFET의 I_DSS가 8mA로 측정되어 이번 실험에서 이론값을 8mA로 두고 구했기 때문이라고 설명하고 있습니다. 3. 트랜지스터의 동작 V_DS와 V_DG의 차이를 통...2025.01.12
-
[전자공학응용실험]10주차_6차실험_실험 17 능동 부하가 있는 공통 소오스 증폭기_결과레포트_A+2025.01.291. 전압 이득 계산 PSpice 계산값에서는 VDD 에 5V 를 인가하였으며, pMOS 소자를 다른 것을 사용하였으므로 DC bias 값이 다르게 나와 전압 이득이 다르게 나오게 되었다. 2. 출력 전압 왜곡 출력 전압의 크기가 크게 되면 Bias point 내에서 swing 하는 것이 아닌 bias point 를 벗어나 swing 하게 되어 출력 파형이 잘리게 되는 clamping 현상이 발생하여 왜곡이 일어나게 된다. 1. 전압 이득 계산 전압 이득 계산은 전자 회로 설계에서 매우 중요한 부분입니다. 전압 이득은 입력 전압과 ...2025.01.29
2 / 44
