총 36개
-
Cortex M3의 Code, 접미사, CPSR의 플래그, 의미를 논하시오2025.01.171. Cortex-M3 아키텍처 개요 Cortex-M3는 ARM Holdings에서 개발한 32비트 RISC 마이크로프로세서 아키텍처로, 임베디드 시스템 및 실시간 응용 분야에 최적화되어 있습니다. 이 아키텍처는 저전력 소비, 높은 성능, 신뢰성, 보안 등 다양한 요구사항을 충족시킬 수 있습니다. Cortex-M3는 Harvard 아키텍처를 기반으로 하며, 단일 사이클 명령어 실행을 지원하여 효율적인 처리를 가능하게 합니다. 2. Code Code는 마이크로프로세서에서 실행되는 명령어들의 집합을 의미합니다. 이는 프로그래머가 작성한...2025.01.17
-
Cortex M3의 Code, 접미사, CPSR의 플래그, 의미2025.01.031. 마이크로프로세서 마이크로프로세서란 제어장치, 연산장치, 레지스터와 같이 중앙처리장치에 해당하는 부분을 하나의 반도체 칩 안에 내장시켜서 기능을 수행하게 하는 장치를 의미한다. ARM 사의 Cortex-M3는 임베디드 계열로 저전력, 초소형으로 제작되었으며, 32비트 명령어 아키텍처를 사용하고 주로 어셈블리와 고급 언어로 작성된 프로그램을 실행할 수 있다. 2. Cortex-M3의 특징 Cortex-M3는 복잡하고 어려운 작업을 신속하게 처리할 수 있도록 많은 명령어가 설정된 저전력의 마이크로 컨트롤러를 위한 강력한 임베디드 프...2025.01.03
-
에지트리거형 플립플롭 (D-, JK-, T-)의 특성 비교 및 설명2025.05.111. D 플립플롭 D 플립플롭은 디지털 회로에서 사용되는 가장 간단한 형태의 플립플롭입니다. D 입력이 클록 신호의 상승 에지에서 Q 출력으로 전달되며, 출력은 입력 값에 따라 변경됩니다. D 플립플롭은 데이터 저장 및 동기화에 활용됩니다. 2. JK 플립플롭 JK 플립플롭은 D 플립플롭의 발전된 형태로, J 입력과 K 입력의 조합에 따라 출력 상태를 변경할 수 있습니다. JK 플립플롭은 초기 상태 설정과 상태 제어에 활용되며, 복잡한 시퀀스 제어에 유용합니다. 3. T 플립플롭 T 플립플롭은 T 입력에 따라 출력 값을 반전시킵니다...2025.05.11
-
홍익대_디지털논리회로실험_9주차 예비보고서_A+2025.01.151. 8-bit Serial-in Parallel-out Shift Register 74164 74164의 datasheet를 확인하고 의 역할에 대하여 설명하였습니다. MR은 ACTIVE LOW로 작동하며 HIGH가 입력될 경우 74164 칩은 Shift register의 본래 기능을 수행하고, LOW가 입력될 경우 다른 입력에 무관하게 Q0~Q7에 0이 출력됩니다. A와 B는 AND게이트로 묶여 D에 입력되는데, A와 B 모두 HIGH일 때만 D에 1이 입력되므로 A 또는 B를 EN으로 활용할 수 있습니다. 2. 링 카운터 링 ...2025.01.15
-
교류및전자회로실험 실험2 Timer 기초 예비보고서2025.01.171. 다중 작업 처리 구조 마이크로컨트롤러에서 처리할 수 있는 데이터에는 직접 처리할 수 있는 디지털 데이터와 변환 과정을 거쳐 처리할 수 있는 아날로그 데이터가 있다. 이들 데이터의 처리를 통해 마이크로컨트롤러는 주변 환경과 상호 작용하게 된다. 주변 환경과 상호 작용하는 과정에서 어려운 점 중 하나는 마이크로컨트롤러가 처리해야 하는 작업이 2개 이상일 수 있다는 점이다. 하나의 작업만 처리하는 경우 마이크로컨트롤러를 위한 프로그램을 작성하는 것은 그리 복잡하거나 어렵지 않지만, 운영체제의 도움을 받을 수 없는 마이크로컨트를러에서...2025.01.17
-
컴퓨터 내부에서 사용하는 명령어 사이클의 4가지 단계에 대해서 비교 설명하시오2025.01.151. Fetch(가져오기) Fetch(가져오기)는 명령어 사이클의 시작을 알리는 단계로, CPU는 다음으로 실행할 명령어를 메모리에서 가져온다. 이 과정에서 CPU는 프로그램 카운터(PC)가 가리키는 주소에서 명령어를 읽어온다. 메모리에서 명령어를 가져오는 것은 CPU가 프로그램의 실행을 진행하기 위해 필수적인 단계이다. 명령어가 메모리에 저장되어 있으며, CPU는 프로그램의 실행 흐름을 제어하기 위해 이 명령어를 가져와야 한다. 따라서 Fetch 단계는 CPU가 메모리와 상호작용하여 명령어를 획득하는 과정이다. 가져온 명령어는 C...2025.01.15
-
서강대학교 23년도 마이크로프로세서응용실험 9주차 Lab09 결과레포트 (A+자료)2025.01.121. 마이크로프로세서 타이머 마이크로프로세서의 시간 제어를 위해 타이머를 사용할 수 있다. 타이머는 하드웨어 자체가 카운터와 동일하고, 클록 신호에 의한 카운팅으로 시간을 측정하는 방식으로 사용된다. 타이머에는 Auto-reload 레지스터, Capture/Compare 레지스터 등이 있어 다양한 모드로 설정할 수 있다. 타이머의 동작 모드에는 upcounting, downcounting, center-aligned 모드 등이 있으며, 입력 신호에 따라 external clock mode 1/2, internal trigger 등으...2025.01.12
-
디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 12025.05.161. 부울 대수 부울 대수(Boolean Algebra)는 영국의 수학자 조지 부울이 19세기 중반에 고안한 논리 수학입니다. 부울 대수는 AND, OR, NOT 논리를 이용하여 논리식을 표현하며, 논리식의 각 변수는 0과 1의 값(논리 레벨)을 가지고 논리 연산이 가능합니다. 부울 대수의 기본 법칙에는 교환법칙, 결합법칙, 분배법칙이 있으며, 부울 정리에는 OR 논리, AND 논리, NOT 논리가 포함됩니다. 2. 카르노 맵 논리식을 간소화할 때는 카르노 맵을 주로 활용합니다. 카르노 맵은 변수의 개수에 따라 작성되며, 2변수 또...2025.05.16
-
디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 12025.05.161. D 플립플롭 D 플립플롭은 1개의 입력(D)과 2개의 출력(Q, Q') 및 CK를 가지고 있다. 입력 D와 출력 Q는 항상 같으며, 이는 데이터를 기록하는 것과 같아서 D 플립플롭이라는 이름이 붙었다. D 플립플롭 IC 패키지의 특징은 입력이 두 번째, 출력이 다섯 번째와 여섯 번째에 있다. 2. JK 플립플롭 JK 플립플롭은 입력 J와 K가 모두 1일 때, 출력 Q와 Q'의 논리 레벨이 바뀌는 토글(Toggle)이 일어난다. JK 플립플롭 IC 패키지의 특징은 전원이 5번 핀, 그라운드가 13번 핀이다. 3. T 플립플롭 T...2025.05.16
-
디지털시스템설계실습_HW_WEEK112025.05.091. 7 세그먼트 업다운 카운터 이 프레젠테이션은 7 세그먼트 업다운 카운터를 구현하는 방법을 설명합니다. 이를 위해 Verilog 코드를 사용하여 상태 머신을 설계하고, 각 상태에 따라 7 세그먼트 디스플레이의 출력을 제어합니다. 또한 시뮬레이션을 통해 동작을 확인하고, 합성 후 critical path delay를 분석합니다. 이를 통해 FSM 설계의 효율성과 7 세그먼트 디스플레이의 작동 원리를 이해할 수 있습니다. 2. 상태 머신 설계 이 프레젠테이션에서는 7 세그먼트 업다운 카운터를 구현하기 위해 상태 머신을 설계합니다. ...2025.05.09
2 / 4
