총 434개
-
이미터 공통 증폭기 예비보고2025.01.021. 이미터 공통 증폭기 이미터 공통 증폭기는 바이폴라 트랜지스터 증폭기 중에서 전력 이득이 크고 가장 널리 사용되는 회로이다. 이 보고서에서는 이미터 공통 증폭기의 바이어스 방법과 기본적인 특성을 이해하고자 한다. 이론적 배경으로 전압 증폭기 모델과 이미터 공통 증폭기의 특성을 설명하고, 실험을 통해 동작점 측정, 전압 이득 및 입출력 저항 측정, 출력 파형 왜곡 현상 관찰 등을 수행하였다. 실험 결과를 이론값 및 PSPICE 시뮬레이션 결과와 비교 분석하였다. 1. 이미터 공통 증폭기 이미터 공통 증폭기는 트랜지스터 증폭기 회로...2025.01.02
-
OP-AMP 연산 증폭 회로 실험 결과보고서2025.01.041. OP-AMP 연산 증폭 회로 이번 실험의 목표는 OP-AMP를 사용하여 전압 증폭을 알아보는 것이었습니다. 이론적으로 OP-AMP는 두 개의 입력단자와 한 개의 출력단자를 가지며, 두 입력단자 전압 간의 차이를 증폭하는 증폭기입니다. 이상적인 OP-AMP의 조건은 무한대의 전압이득, 무한대의 입력저항, 영 옴의 출력저항, 무한대의 대역폭, 영인 오프셋 전압과 전류, 온도에 따른 소자 파라미터 변동이 없어야 합니다. 하지만 실험 결과, 예상한 사인파 형태의 출력 전압이 아닌 11.3V의 직류 전압이 측정되었습니다. 이는 전원 공...2025.01.04
-
능동 부하가 있는 공통 소오스 증폭기2025.01.071. 공통 소오스 증폭기 공통 소오스 증폭기는 전자회로에서 널리 사용되는 증폭기 회로입니다. 이 실험에서는 능동 부하가 있는 공통 소오스 증폭기를 구현하고 분석합니다. 입력 전압 변화에 따른 출력 전압 특성, 전압 이득, 입력 저항 및 출력 저항 등을 측정하고 계산합니다. 또한 10kHz 정현파 입력에 대한 증폭기 성능을 확인합니다. 1. 공통 소오스 증폭기 공통 소오스 증폭기는 전자 회로 설계에서 매우 중요한 역할을 합니다. 이 증폭기는 두 개의 트랜지스터를 공통 소오스 구조로 연결하여 신호를 증폭하는 방식을 사용합니다. 이를 통...2025.01.07
-
전압 분배기와 전압 가산기 실험2025.01.021. 전압 분배기 전압 분배기 실험에서는 저항을 이용하여 입력 전압을 분배하는 회로를 구성하고, 이론값과 실측값을 비교하였습니다. DC 전압과 AC 전압에 대해 각각 100:1, 10:1 분배기 회로를 구성하여 실험하였으며, 측정값과 이론값이 잘 일치하는 것을 확인하였습니다. 이를 통해 옴의 법칙과 전압 분배 원리를 이해할 수 있었습니다. 2. 전압 가산기 전압 가산기 실험에서는 DC 전압과 AC 전압을 합성하는 회로를 구성하고, 출력 파형을 관찰하였습니다. DC 전압과 AC 전압이 중첩되어 나타나는 출력 파형을 통해 전압 가산 원...2025.01.02
-
A+받은 차동증폭기 예비레포트2025.05.101. 차동 증폭기 차동 증폭기는 두 개의 입력을 가진 두 개의 트랜지스터와 두 개의 출력을 가지고, 좌우 대칭이며, 동일한 특성을 갖는 소자를 사용한다. 에미터 저항과 콜렉터 저항은 공통이며, 출력신호는 두 입력신호의 차이에 비례한다. 차동 증폭기는 공통 모드와 차동 모드로 동작할 수 있으며, 공통 모드에서는 출력이 0이 되고 차동 모드에서는 두 입력신호의 차이를 증폭한다. 단일 입력을 갖는 차동 증폭기와 차동 모드 입력을 갖는 차동 증폭기에 대해 설명하고 있다. 2. 차동 증폭기 실험 실험 1에서는 단일 입력을 갖는 차동 증폭기 ...2025.05.10
-
(22년) 중앙대학교 전자전기공학부 전자회로설계실습 예비보고서 6. Common Emitter Amplifer 설계2025.04.301. Common Emitter Amplifier 설계 이 문서는 중앙대학교 전자전기공학부의 전자회로설계실습 예비보고서 6번 과제인 Common Emitter Amplifier 설계에 대한 내용을 다루고 있습니다. 이 과제의 목적은 NPN BJT를 사용하여 입력저항 50Ω, 부하저항 5kΩ, 전원전압 12V인 경우에 증폭기 이득이 -100V/V인 Common Emitter Amplifier를 설계, 구현, 측정 및 평가하는 것입니다. 이를 위해 Early effect를 무시하고 이론적인 계산을 통해 emitter 저항, 바이어스 전...2025.04.30
-
서강대학교 22년도 전자회로실험 10주차 결과레포트2025.01.131. MOSFET 소스 팔로워 소스 팔로어의 이론적인 전압이득은 1/gm이 작은 값이기에, 거의 1에 가까운 이득을 보인다. 바이어스가 포함된 소스 팔로어의 경우도, 소신호 등가회로를 이용해 전압이득을 계산할 수 있다. 실험 결과, 소스 팔로어의 전압이득을 측정해본 결과, 0.93이 나왔고, 이론값과 3.9%의 오차만 있어 소스 팔로어로서 잘 동작하고 있다고 할 수 있다. 2. 1단 증폭기 1단 증폭기는 등가회로로 생각할 수 있고, 이때 전압이득은 쉽게 구할 수 있다. 실험 결과, 1단 증폭기의 전압이득은 이론값 3.955와 측정값...2025.01.13
-
트랜지스터를 이용한 회로 실험 결과 보고서2025.01.031. 트랜지스터의 동작 원리 이 실험에서는 트랜지스터의 기본적인 동작 원리와 3가지 동작 모드(선형 동작 영역, 포화 동작 영역, 차단 동작 영역)를 이해하고자 하였다. 트랜지스터의 증폭 특성을 확인하기 위해 이미터 공통 회로를 구성하고 전압, 전류 등을 측정하여 트랜지스터의 동작을 분석하였다. 또한 실제적인 이미터 공통 증폭기 회로를 구성하여 교류 신호에 대한 증폭 특성과 내부 저항을 계산하였다. 2. 트랜지스터 회로의 특성 곡선 및 부하선 실험 결과를 통해 트랜지스터 회로의 V_CE-I_C 특성 곡선과 부하선을 확인할 수 있었다...2025.01.03
-
[부산대 이학전자실험] 9. AD633 IC를 이용한 mulitiplier 회로2025.01.021. AD633 IC를 이용한 multiplier 회로 AD633은 기능적으로 완벽한 4 사분면 – 아날로그 배수기이다. High 임피던스, 차동 X 및 Y 입력, High 임피던스 합산 입력(Z)을 포함한다. Low 임피던스 출력 전압은 내장된 Zener에 의해 제공되는 10 full scale 이다. AD633은 full scale 의 2%로 보장 된 전체 정확도로 보정된다. Z 입력은 출력 버퍼 증폭기에 대한 액세스를 제공해 사용자가 두 개 이상의 곱셈기의 츨력을 합산하고, 승수 이득, 출력전압을 전류로 변환, 다양한 응용 프...2025.01.02
-
전자전기컴퓨터설계1 결과보고서 7주차2025.05.041. 연산증폭기(OP amp) 연산증폭기(OP amp : Operational Amplifier)는 덧셈, 곱셈, 뺄셈, 나눗셈의 수학적인 연산의 기능을 수행할 수 있도록 만들어진 고 이득 직렬증폭기로, 신호처리, 컴퓨터, 통신, 신호발생장치 및 측정장치 등 다양한 종류의 전자 회로에서 중요한 구성 요소(building block)로 사용되고 있다. 이상적인 연산증폭기는 전압이득이 무한대, 입력저항이 무한대, 출력저항이 0, 주파수대역이 0~무한대이다. 연산 증폭기의 최대 장점은 외부에서의 저항, 콘덴서등의 소자로 부귀환을 걸어서 ...2025.05.04
17 / 44
