총 139개
-
[A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 3 실험결과보고서2025.05.011. Verilog HDL Verilog HDL은 FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어입니다. IEEE 1364로 표준화되어 있으며 회로 설계, 검증, 구현 등의 용도로 사용할 수 있습니다. Verilog HDL을 사용하면 회로도 작성 대신 언어적인 형태로 전자회로의 기능을 구성할 수 있습니다. 회로를 구성하는 Synthesis 부분과 회로의 동작을 가상으로 시험하는 Test bench로 구성되어 있습니다. 주로 Data Flow level과 Structural level을 이용한 설계를 사용...2025.05.01
-
생산관리 측면에서 수요 예측의 중요성과 정확성 향상 방안2025.05.101. 수요예측의 정의 수요예측이란 기업에서 생산량을 결정하기 위해 과거의 자료를 토대로 미래의 수요에 대해 예상하는 절차를 말한다. 즉, 현재의 자료를 이용해서 가까운 혹은 먼 미래에 해당 제품에 대한 수요가 얼마나 발생할지를 추측하고, 이를 토대로 생산량을 조절하게 되는 절차를 의미한다. 2. 수요예측의 중요성 수요예측이 중요한 이유는 기업의 이윤 창출, 재고품으로 인한 손실 방지, 생산관리의 효율성, 기업의 전략 수립 등에 결정적인 영향을 미치기 때문이다. 정확한 수요예측을 통해 기업은 이윤을 극대화하고 손실을 방지할 수 있으며...2025.05.10
-
ALUs (Arithmetic logic units)를 이용한 다기능 디지털 시계 설계2025.05.101. 디지털 시계 디지털 시계의 핵심 기능은 정확한 시간 표시, 시간 측정, 시간 설정 및 알람 기능입니다. 이 프로젝트에서는 7 segment와 다양한 기본 소자들(and gate, 스위치, 10진 카운터와 6진 카운터, 555 타이머, 4020 등)을 사용하여 시/분/초 표시, 시간 변경, 디지털 스탑워치, 디지털 타이머 기능을 구현하였습니다. 카운터 회로, 발진 회로, 디코더 회로 등을 활용하여 각 기능을 구현하였고, 시뮬레이션과 실제 제작을 통해 성능을 검증하였습니다. 2. 디지털 스탑워치 디지털 스탑워치 구현을 위해 555...2025.05.10
-
전기회로설계실습 실습8 예비보고서2025.01.201. RL 회로 설계 주어진 시정수를 갖는 RL 회로를 설계하고 측정하는 방법을 설계하였습니다. 시정수가 10μs인 RL 직렬회로를 설계하였고, 이를 위해 저항 값을 계산하였습니다. 또한 Function Generator의 출력을 사각파로 하여 시정수를 측정하고, 저항 전압과 인덕터 전압의 예상 파형을 그래프로 제시하였습니다. 2. RL 회로 측정 RL 회로의 Function Generator 출력(CH1)과 인덕터 전압(CH2)을 동시에 관측할 수 있도록 회로와 오실로스코프를 연결하는 방법을 제시하였습니다. 또한 Function ...2025.01.20
-
논리회로 시간 지연 측정 실험 보고서2025.01.281. 논리회로 시간 지연 측정 이 실험은 논리회로의 기본 구성 요소인 인버터 IC를 이용하여 NOT 게이트 2개를 구성하고, 함수발생기와 오실로스코프를 활용하여 신호 전송 시간차를 측정함으로써 논리회로의 시간 지연 측정을 분석하는 것을 목표로 하였습니다. 실험을 통해 논리회로의 시간 지연 측정 및 오차 분석의 중요성을 인식하게 되었습니다. 2. 디지털 회로 설계 이 실험을 통해 디지털 회로 설계 시 지연 시간의 영향을 최소화하기 위한 방법이 필요함을 인식하게 되었습니다. 회로의 설계 및 동작 원리와 관련된 지연 시간 문제를 고려해야...2025.01.28
-
아날로그 및 디지털 회로 설계실습 결과보고서1 초전형 적외선 센서2025.05.151. 초전형 적외선 센서 초전형(Pyroelectric) 적외선 센서를 사용하여 회로를 설계하고 실험을 진행하였다. 센서에 +5V를 인가하고 Op-Amp에 +15V, -15V를 인가하여 회로를 구성하였다. 센서 위를 손으로 움직이면 출력신호가 증폭되어 나타났으며, 노이즈 제거를 위해 두 번째 Op-Amp 회로에 병렬로 10㎋의 커패시터를 연결하여 Low-Pass Filter 기능을 추가하였다. 이를 통해 노이즈가 상당히 감소한 깨끗한 파형을 확인할 수 있었다. 또한 Low-Pass Filter의 3dB-frequency를 계산하여 ...2025.05.15
-
논리모델의 개념과 특성을 설명하고, 논리모델을 이용한 프로그램의 평가에 대해 논하고2025.01.221. 논리모델의 개념과 중요성 논리모델은 특정 상황에서 주어진 문제를 해결하고자 프로그램을 설득력 있게 그리고 쉽게 보여주는 모델로, 투입과 산출 그리고 성과에 관련한 논리적 관계를 도표화하여 프로그램의 성과평가에 유용한 방법이다. 논리모델은 프로그램의 주요 요소와 성과측정 항목을 구체화하고, 이해당사자들 간의 의사소통을 돕는다. 또한 프로그램의 투입, 과정, 산출, 성과 간의 관계를 체계적으로 설명하고 평가할 수 있게 한다. 2. 논리모델의 구체적인 단계 논리모델의 구체적인 단계는 다음과 같다. 1) 투입: 프로그램에 투여되거나 ...2025.01.22
-
오디오 전력 증폭기 설계 및 제작 결과보고서2025.04.261. 오디오 전력 증폭기 설계 전자회로실험 결과보고서10장. 오디오 전력 증폭기 설계 및 제작을 다루고 있습니다. 실험에 사용된 장비 및 부품, 실험 방법 및 결과, 브레드보드와 IC 기판을 이용한 회로 구현 과정, 그리고 실험 결과에 대한 검토 사항 등이 포함되어 있습니다. 2. 트랜지스터 동작 원리 이번 실험에서는 2N3904, 2N3906, TIP122, TIP127 트랜지스터의 동작과 연결 방법을 자세히 알게 되었습니다. 트랜지스터의 특성을 이해하고 회로 설계에 적용하는 방법을 배울 수 있었습니다. 3. 회로 설계 및 구현 ...2025.04.26
-
아주대학교 A+전자회로실험 실험4 예비보고서2025.05.091. 정궤환 회로 실험 목적은 연산 증폭기를 사용하여 정궤환 회로를 구성하고, 슈미트 트리거(Schmitt trigger) 회로, 사각파 발생 회로의 구성과 역할에 대해 알아보는 것입니다. 회로를 구성하여 각 경우에 대한 V_TL, V_TH, +V_sat, -V_sat을 측정하여 이들이 의미하는 바를 알아보고, 이론에서 배운 내용을 실험을 통해 증명하는 것이 목표입니다. 2. 슈미트 트리거 회로 슈미트 트리거 회로는 일반적인 소자(V_ILmax, V_IHmin)와 다르게 V_TL, V_TH라는 threshold가 있습니다. 출력이 ...2025.05.09
-
수질관리 피피티 자료 < QUAL-NEIR모델링 >2025.05.011. QUAL-NIER 모델 QUAL-NIER 모델은 하천 수질 모델링에 좋은 처리능력을 보이며, 국내 적용 가능한 전산 모수를 확보하기 쉬운 장점이 있습니다. 그러나 수질 변화에 따른 오염물질의 농도 변화 파악이 어렵고, 복잡한 형태의 하천에 적용하기 어려운 단점이 있습니다. 모델의 특징으로는 조류 대사과정 세분화, CBOD 계산 시 내부생산 유기물 고려, Bottle BOD5 계산식 추가, 유기물질 계산 시 물질의 세부 구분을 위한 분리계수 도입, TOC 항목 추가 등이 있습니다. 2. 조류 증식에 따른 수질 변화 조류 증식 시...2025.05.01
10 / 14
