총 244개
-
중앙대 전기회로설계실습 예비보고서12025.05.141. 저항 측정 DMM을 사용하여 고정저항(10 kΩ, 1/4 W, 5%, 30개)을 측정하는 방법을 설명하였습니다. 측정 회로도와 DMM 조작 방법, 평균값과 오차 분포도, 표준편차 계산 및 의미, 식스시그마 개념 등을 다루었습니다. 또한 두 개의 저항을 병렬로 연결하면 표준편차가 감소한다는 것을 이론적으로 설명하고, 가변저항 측정 방법과 4-wire 측정법에 대해서도 설명하였습니다. 2. 직류 전압 측정 DMM을 사용하여 6 V 건전지의 전압을 측정하는 방법과 전압 안정 직류 전원의 출력 전압을 측정하는 회로도 및 조작 방법을 ...2025.05.14
-
A+ 받을 수 있는 중앙대학교 전기회로설계실습 설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계2025.05.151. 전기회로설계실습 배터리의 내부저항을 구해보았으며 그 값은 약 이 나오게 되었다 이 값은 무시할만한 정도이다. DC Power supply의 최대 출력 전류를 50mA나 0.1A로 바꾸면서 CC모드나 CV모드를 바꾸는 것을 체험하면서 기기에 대한 이해를 넓혔다. 또한 DC Power supply의 설정 전압은 -단자에서 +단자 사이의 전위차만을 얘기함을 알 수 있었다. 또한 점퍼선을 연결하여 원하는 전압을 만들고 -전압까지 만들어냈다. 또한 DMM을 22M 저항과 직렬연결시켰을 때 작은 저항과는 달리 큰 저항에서는 2.37V 가...2025.05.15
-
A+ 받을 수 있는 중앙대학교 전기회로설계실습 설계실습 9. LPF와 HPF 설계2025.05.151. RC 및 RL 필터 설계 RC 및 RL 필터를 설계하고 주파수응답과 전달함수의 크기를 측정하였다. 전자전기공학부에서 많이 쓰이는 회로이므로 중요하다. 2. LPF 설계 및 분석 RC 직렬 LPF를 구성하고 주파수가 10 ㎑이고 Vpp가 1 V인 사인파를 인가하여 입력 전압, R의 전압(출력)의 파형을 측정하였다. 이론값과 실험값의 오차율은 약 4% 이내였으나 위상은 9% 정도의 오차율을 보였다. 주파수 응답 분석 시 높은 주파수에서 출력 전압이 작아 큰 오차가 발생하였다. 3. HPF 설계 및 분석 RL 직렬 HPF를 구성하고...2025.05.15
-
전자공학실험 22장 연산 증폭기 특성 A+ 결과보고서2025.01.151. 연산 증폭기의 특성 연산 증폭기는 아날로그 회로에서 가장 널리 사용되는 회로이다. 일반적인 연산 증폭기는 차동 입력을 받아서 단일 출력을 내보낸다. 이 실험에서는 연산 증폭기의 전압 이득, 입력 저항, 출력 저항, 대역폭, 옵셋 전압, 슬루율 등 기본적인 성능 파라미터들을 익히고 실험을 통해서 측정하여, 이를 바탕으로 연산 증폭기를 이용한 응용 회로를 설계할 수 있는 능력을 배양하고자 한다. 2. 입력-출력 스윙 측정 공통 모드 입력 전압의 크기를 2.5V, 주파수를 10kHz로 고정하고 입력 전압의 크기를 10~40mV로 변...2025.01.15
-
전기전자공학개론 ) 회로를 구성하는 소자 중 수동소자(저항, 인덕터, 커패시터)들의 개념과 기능 및 용도들을 설명해보자.2025.01.141. 저항 저항은 전기 회로의 기본적인 구성 요소 중 하나로, 그 기능과 중요성은 전기와 전자 분야에서 광범위하게 쓰이고 있다. 이 소자의 주된 역할은 회로 내에서 전류의 흐름을 제한하고, 이 과정에서 전력을 소비하는 것이다. 전기 저항의 작동 원리는 옴의 법칙에 의해 설명될 수 있으며, 이 법칙은 전류(I), 전압(V), 저항(R) 사이의 관계를 정의한다. 저항은 또한 회로 내에서 필요 이상의 전류가 흐르는 것을 방지함으로써, 과도한 전류로 인해 발생할 수 있는 손상으로부터 회로를 보호하는 데 중요한 역할을 한다. 2. 인덕터 인...2025.01.14
-
홍익대 디지털논리실험및설계 2주차 예비보고서 A+2025.05.161. NAND 게이트 NAND 게이트는 AND 게이트에 NOT 게이트(인덕터)를 연결한 것과 같은 출력값을 가지므로 (1, 1)을 입력받았을 때에만 1에서 뒤집힌 0이 출력되고 나머지 경우는 모두 1이 출력된다. 2. NOR 게이트 NOR 게이트는 OR 게이트에 NOT 게이트(인덕터)를 연결한 것과 같은 출력값을 가지므로 (0, 0)을 입력받았을 때에만 0에서 뒤집힌 1이 출력되고 나머지 경우는 모두 0이 출력된다. 3. XOR 게이트 XOR 게이트는 AB'+A'B 즉, A,B 둘 중 하나의 입력값만 1일때만 1을 출력한다. 4. ...2025.05.16
-
홍익대 디지털논리실험및설계 5주차 예비보고서 A+2025.05.161. 전가산기 가산기는 이진수의 덧셈 연산을 수행하는 논리회로이다. 이진수를 덧셈을 수행할 때, 1과 1을 더하면 이진수로 10이 출력되어 한가지 비트를 더 필요로 하게 된다. 이것은 올림으로, 결국 덧셈 연산을 하기 위해 세 가지 비트를 입력받아야 하는 것이다. 하지만 반가산기는 두 가지의 입력밖에 받지 못하므로 두 자리수 이상의 덧셈을 수행하지 못한다. 이를 해결하기 위해 전가산기는 반가산기를 이어 붙여 만들어진 것이다. 2. LSB와 MSB LSB는 Least Significant Beat의 줄임말로 가장 낮은 위치의 비트를 ...2025.05.16
-
홍익대 디지털논리실험및설계 9주차 예비보고서 A+2025.05.161. 8-bit Serial-in Parallel-out Shift Register 74164 8-bit Serial-in Parallel-out Shift Register 74164의 회로도에서 MR'는 D Flip-flop의 clear와 연결되어 회로를 reset 시킨다. Active-LOW이므로 MR'이 0이 되면 모든 Q값이 0을 출력하고, 1이 되면 정상적인 Shift Register으로 작동한다. 입력은 A와 B로 나누어져 있는데, 이는 A와 B 중 하나의 입력을 Enable처럼 이용하기 위해서이다. A에 GND를 연결하...2025.05.16
-
전기회로설계실습 4장 결과보고서2025.01.201. Thevenin 등가회로 설계 Thevenin 등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교하였다. 원본 회로의 R_L에 걸리는 전압을 측정하고 전류를 계산하였으며, Thevenin 등가회로의 V_Th와 R_Th를 측정하여 부하저항에 걸리는 전압과 전류를 계산하고 비교하였다. 오차의 원인은 주로 회로에 사용된 저항들의 오차와 이론값 계산 과정에서의 반올림 오차였다. 전체적으로 2% 미만의 오차율을 보여 만족스러운 결과였다. 1. Thevenin 등가회로 설계 Thevenin 등가회로 설계는 전기 회로 분석에 있...2025.01.20
-
전자회로설계실습 2번 결과보고서2025.01.201. Op Amp의 Offset Voltage 측정 Open loop gain 회로를 설계하여 Offset voltage를 측정한 결과, 3.2mV의 출력파형이 나왔다. Gain이 100 V/V인 Inverting Amplifier회로와 1000 V/V일 때의 출력전압을 측정하여 Offset voltage를 계산한 결과, 약 0.792 mV~0.12mV 사이의 값임을 알 수 있었다. Offset voltage의 영향을 최소화시키는 실험은 측정된 Offset voltage가 너무 작아 변인의 영향을 확인하기 어려웠다. 2. Op Am...2025.01.20
3 / 25
