총 35개
-
서강대학교 디지털논리회로실험 7주차 - Counter와 State Machine 설계2025.01.201. Counter Counter는 일정한 주기를 가지고 0과 1의 신호를 반복하는 Clock 신호에 따라 0부터 n까지, 혹은 n부터 0까지 숫자 병렬 Counter로 나눌 수 있다. 비동기 Counter는 Counter를 구성하는 FF들이 Clock 입력을 공유하지 않고, 첫 번째 FF를 제외한 모든 FF가 이전 FF의 출력을 Clock 신호로 받게 된다. 동기 Counter는 Counter를 구성하는 FF들이 Clock 입력을 동일한 하나의 신호로 받는다. 2. State Machine State machine은 n개의 fli...2025.01.20
-
디지털논리회로 나눗셈기 설계 보고서2025.05.081. 나눗셈기 알고리즘 나눗셈기 알고리즘은 피제수와 제수를 이용하여 반복적인 뺄셈과 시프트 연산을 통해 구현됩니다. 피제수를 왼쪽으로 이동하고 제수를 빼는 과정을 반복하여 몫과 나머지를 구합니다. 이 과정에서 오버플로우 방지를 위해 피제수의 LSB가 제수의 LSB보다 커야 한다는 조건이 필요합니다. 이러한 알고리즘을 바탕으로 레지스터 구성, 시스템 블록 설계, ASMD 차트, 제어기 설계, 데이터패스 설계 등의 과정을 거쳐 나눗셈기를 구현할 수 있습니다. 2. 시스템 블록 설계 시스템 블록도에는 클락 신호, 시작 신호, 레지스터 로...2025.05.08
-
디지털논리실험및설계 2024-1 도어락 프로젝트2025.01.281. 디지털 Door-Lock 요구사항 디지털 Door-Lock 프로젝트의 주요 요구사항은 다음과 같습니다. 'Reset' 버튼을 누르면 번호 7-segment에 '0'이 켜지면서 시작되며, A와 B 7-segment는 꺼진 상태를 유지합니다. 'Reset' 후 '번호입력' 버튼을 누를 때마다 번호 7-segment에 '0-1-2-3-...-9-0(반복)'의 숫자가 나타나며, 원하는 숫자가 나타났을 때 '확인' 버튼을 누르면 됩니다. '확인' 버튼을 누르면 번호가 A 7-segment로 이동하고 번호 7-segment는 '0'으로 ...2025.01.28
-
홍익대_디지털논리회로실험_6주차 예비보고서_A+2025.01.151. ALU 74181을 이용한 이진수 덧셈 구현 ALU 74181은 총 24개의 핀을 갖고 있으며 A0~A3와 B0~B3의 입력을 받고 Cn으로 Carry in값을 조절하고 M,S0~S3로 모드를 선택하여 Cn+4로 Carry out 값을, F0~F3로 결과를 출력한다. ALU의 덧셈 기능을 이용하기 위해서는 (M,S3,S2,S1,S0,Cn)에 (0,1,0,0,1,0)을 입력해줘야한다. 예로 들어 (A3, A2, A1, A0)에 (1, 1, 1, 1)을 (B3, B2, B1, B0)에 (1, 1, 1, 0)을 입력해주면 0000(...2025.01.15
-
홍익대 디지털논리실험및설계 2주차 예비보고서 A+2025.05.161. NAND 게이트 NAND 게이트는 AND 게이트에 NOT 게이트(인덕터)를 연결한 것과 같은 출력값을 가지므로 (1, 1)을 입력받았을 때에만 1에서 뒤집힌 0이 출력되고 나머지 경우는 모두 1이 출력된다. 2. NOR 게이트 NOR 게이트는 OR 게이트에 NOT 게이트(인덕터)를 연결한 것과 같은 출력값을 가지므로 (0, 0)을 입력받았을 때에만 0에서 뒤집힌 1이 출력되고 나머지 경우는 모두 0이 출력된다. 3. XOR 게이트 XOR 게이트는 AB'+A'B 즉, A,B 둘 중 하나의 입력값만 1일때만 1을 출력한다. 4. ...2025.05.16
4 / 4
