총 45개
-
아날로그 및 디지털회로 설계 실습 실습7_논리함수와 게이트_결과보고서2025.01.211. 논리게이트 논리회로는 모든 전자회로의 기초라고 할 수 있다. 따라서 논리게이트들을 조합하여 다른 논리게이트를 만들거나, 하나의 논리게이트로 다른 논리게이트들을 표현하는 설계능력과 리게이트의 동작 특성을 올바르게 이해하는 것이 매우 중요하다. 2. NAND, NOR, XOR 게이트 AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 진리표와 등가회로를 작성하고 두 입력의 모든 경우에 대해 출력 전압의 값을 측정하였다. 3. NAND 게이트 등가회로 NAND 게이트만 사용하여 AND, OR, NOT 게이트...2025.01.21
-
아날로그 및 디지털회로 설계 실습 실습7_논리함수와 게이트_예비보고서2025.01.211. XNOR 게이트 설계 및 특성 분석 AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR (Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 게이트로 XNOR의 회로도를 설계한다. NAND 게이트는 AND 게이트와 NOT 게이트를 직렬로 연결하고, NOR 게이트는 OR 게이트와 NOT 게이트를 직렬로 연결한다. XOR 게이트는 Y = A ㆍ B이고, XNOR 게이트는 Y = A ㆍ B이다. 2. AND 게이트와 OR 게이트의 입출력 시간 딜레이 ...2025.01.21
-
아날로그 및 디지털회로설계실습 7장 결과보고서2025.01.041. 논리 게이트 구현 및 동작 실험을 통해 AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 진리표와 등가회로를 작성하고 입출력 전압을 측정하였다. NAND 게이트만을 사용하여 AND, OR, NOT 게이트의 등가회로를 구성하였으며, 3입력 NAND 게이트의 등가회로도 구현하였다. 2. 게이트 소자의 시간 지연 특성 AND 게이트와 OR 게이트를 여러 개 직렬로 연결하고 오실로스코프로 입출력 신호를 측정하여 시간 지연을 확인하였다. AND 게이트의 경우 한 stage당 rise time delay 5.5...2025.01.04
-
아날로그 및 디지털회로 설계 실습 실습8_래치와 플립플롭_결과보고서2025.01.211. 래치 이번 실습에서는 논리 gate(nand, inverter)를 사용해 래치와 플립플롭의 회로를 설계하였다. 입력의 변화에 민감한 래치의 특성을 확인할 수 있었다. 래치는 주로 메모리 회로의 데이터 저장에 사용된다. 2. 플립플롭 플립플롭은 클록과 함께 들어온 입력에 민감한 특성을 가지고 있다. 플립플롭은 CPU에 사용된다. 래치와 플립플롭은 디지털 회로에서 매우 중요한 역할을 담당하고 있고 다양한 곳에서 사용되므로 그 동작 원리를 이해하고 회로를 구성할 수 있는 능력을 키우는 것이 중요하다. 3. RS 래치 실험에서 구성한...2025.01.21
-
한양대 Half adder & Full adder2025.05.041. 반가산기 (Half adder) 반가산기는 기본적인 덧셈 연산을 하는 장치로, 입력 2개(a,b)와 출력 2개(c,s)로 구성됩니다. 출력 C는 Carry로 상위 비트로 올라가는 자리 올림 수를 의미하고, 출력 S는 Sum으로 두 비트의 합을 나타냅니다. 반가산기는 OR, NOT, AND 등의 게이트를 활용해 회로를 구성할 수 있습니다. 2. 전가산기 (Full adder) 전가산기는 이진수의 한 자릿수를 연산하고, 하위 비트에서 올라오는 자리올림수 입력을 포함하여 출력합니다. 전가산기는 입력 Cin, A, B와 출력 Cout...2025.05.04
-
[논리회로실험] 실험1. Basic Gates 예비보고서2025.05.081. 논리 게이트 논리 게이트는 디지털 회로의 기본적인 요소로, AND, OR, XOR, NOT, NAND, NOR, XNOR 등 7가지 종류가 있습니다. 이러한 논리 게이트는 서로 다른 전압으로 표현되며, HIGH(1)와 LOW(0)로 나타냅니다. 각 게이트의 입력과 출력에 따른 논리 연산 및 진리표를 이해하는 것이 중요합니다. 2. AND 게이트 AND 게이트는 두 입력 A와 B가 모두 참일 때만 출력이 참이 되는 논리 연산입니다. 논리식은 C=A·B이며, 출력 전압이 HIGH(1)일 때 참, LOW(0)일 때 거짓으로 표현됩니...2025.05.08
-
디지털회로 실험 보고서 전체본2025.01.171. AND, OR, NOT 게이트 실험 01에서는 AND 게이트와 OR 게이트의 논리 동작을 실험하고, NOT 게이트의 논리 동작을 실험했습니다. AND 게이트는 모든 입력이 1일 때 출력이 1이 되고, OR 게이트는 어느 한 입력이 1이면 출력이 1이 됩니다. NOT 게이트는 입력과 반대의 논리 레벨을 출력합니다. 실험 결과를 통해 이러한 게이트의 논리 동작을 확인할 수 있었습니다. 2. NAND, NOR 게이트 실험 02에서는 NAND 게이트와 NOR 게이트의 논리 동작을 실험했습니다. NAND 게이트는 AND 논리의 부정이며...2025.01.17
-
A+ 연세대학교 기초아날로그실험 4주차 결과레포트2025.05.101. Half wave rectifier 실험 결과 Half wave rectifier 회로를 구현하였고, 입력 전압과 출력 전압을 관찰하였다. 다이오드의 Threshold 전압으로 인해 출력 전압이 입력 전압보다 감소하는 것을 확인하였다. PSPICE 시뮬레이션을 통해 실험 결과와 이론값을 비교하였고, 약간의 오차가 있음을 확인하였다. 2. Voltage clipper 실험 결과 Voltage clipper 회로를 구현하였고, 입력 전압과 출력 전압을 관찰하였다. 두 개의 다이오드가 서로 반대 방향으로 연결되어 있어 Thresho...2025.05.10
-
디지털집적회로 NAND, NOR, XOR gate 설계도 및 DC, Transient 시뮬레이션 결과2025.04.281. NAND gate NAND gate의 pull-down 네트워크는 VA와 VB가 모두 높을 때 도통하는 직렬 NMOS 트랜지스터로 구성되며, pull-up 네트워크는 병렬 PMOS 트랜지스터로 구성됩니다. NAND gate의 효과적인 pull-up/pull-down 저항은 단위 인버터의 저항과 같아야 합니다. NMOS 트랜지스터가 직렬로 연결되어 있어 효과적인 저항이 두 배가 되므로 크기가 단위 인버터의 두 배가 되어야 합니다. PMOS의 경우 최악의 경우인 하나의 PMOS만 켜지는 것을 고려하여 단위 인버터와 같은 크기로 설...2025.04.28
-
디지털 논리실험 8주차 예비보고서2025.05.061. Gated D Latch Gated D Latch는 D와 EN을 입력 값으로 가지며, Q와 Q'를 출력 값으로 가진다. S-R Latch와 유사하지만 EN이라는 가드를 통해 S와 R의 값이 1,1이 되는 경우를 막는다는 점에서 차이가 있다. EN의 입력 값이 LOW일 때는 D 값과 상관없이 출력 값이 변하지 않으며, EN의 입력 값이 HIGH일 때는 D 값을 Q의 값으로 전달한다. 2. D Flip-flop D Flip-flop은 D Latch와 같이 D의 값을 Q의 값으로 전달해주지만, Latch와 달리 Flip-flop은 ...2025.05.06
3 / 5
