총 12개
-
Logic 연산과 gates 실험 보고서2025.11.161. 기본 논리 연산 (AND, OR, NOT) AND 연산은 두 입력이 모두 참(1)일 때만 결과가 참이며, 하나라도 거짓(0)이면 결과는 거짓이다. OR 연산은 하나 이상의 입력이 참이면 결과가 참이고, 모두 거짓일 때만 결과가 거짓이다. NOT 연산은 입력값을 반전시키는 연산으로, 참을 거짓으로, 거짓을 참으로 변환한다. 이들 기본 논리 연산은 디지털 회로의 기초를 이루며, 진리표를 통해 모든 입력 조합에 대한 출력을 명확히 정의할 수 있다. 2. TTL IC 게이트 (7432, 7408, 7404, 7402, 7400) TT...2025.11.16
-
Shift Registers 실험 결과보고서2025.11.161. Serial Input-Parallel Output (SIPO) Shift Register SIPO shift register는 직렬 입력과 병렬 출력을 가진 레지스터로, TTL IC 7474 2개로 구성된다. 실험에서 Switch 1에 CL, Switch 2에 D, Switch 3에 CLK를 연결하여 동작을 관찰했다. Switch 2가 1일 때는 다이오드가 순차적으로 켜지고, 0일 때는 순차적으로 꺼진다. CLK 신호의 rising edge에서만 데이터가 이동하며, 함수 발생기로 생성한 5V와 0V의 사각파를 사용하여 정확한...2025.11.16
-
Decoder와 Encoder 실험 결과보고서2025.11.161. 4-to-2 Line Encoder TTL IC 7432 OR gate를 사용하여 4-to-2 line encoder를 구성하는 실험. L0는 A에 신호 입력 시 켜지고, L1은 B나 D에 신호 입력 시, L2는 C나 D에 신호 입력 시 켜진다. 진리표를 통해 이론값과 실험값이 일치함을 확인하였으며, timing diagram을 통해 각 출력의 시간적 변화를 분석하였다. 2. 2-to-4 Line Encoder TTL IC 7408 AND gate와 TTL IC 7404 NOT gate를 사용하여 2-to-4 line enco...2025.11.16
-
이진 계수기 실험 결과 분석 및 특성 연구2025.11.161. Count-Up Ripple Counter (상향 리플 계수기) TTL IC 7476 dual JK FF을 이용하여 구성한 비동기 계수기로, CLK 신호 입력에 따라 이진수가 0000에서 1111까지 순차적으로 증가한다. Master slave FF를 통과할수록 출력의 주기가 2배로 늘어나며, 오실로스코프 측정 결과 CLK와 L4 사이의 지연시간은 0.16μs로 나타났다. 계수기 작동 중 Switch를 0V로 하면 이전 상태를 유지한다. 2. Count-Down Ripple Counter (하향 리플 계수기) TTL IC 74...2025.11.16
-
기본 논리게이트 실험 예비보고서2025.11.131. 기본 논리게이트 논리게이트는 불리안 함수를 구현하는 장치로, 이진 입력에 대해 논리적 연산을 수행하고 단일 이진 출력으로 나타낸다. AND, OR, NOT, NAND, NOR, XOR, XNOR 등의 기본 게이트가 있으며, 진리표로 입출력 관계를 표현한다. 다이오드나 트랜지스터로 구현되며, 증폭을 통해 모든 불리안 로직을 구성할 수 있다. 현대 컴퓨터의 연산은 논리게이트 조합을 기반으로 이루어진다. 2. TTL IC 논리게이트 TTL IC는 멀티 이미터 트랜지스터를 사용한 회로로, 간단한 구성과 저전력, 고속동작의 장점이 있다...2025.11.13
-
십진 계수기(BCD Counter) 실험 보고서2025.11.161. BCD(Binary-Coded-Decimal) 계수기 BCD 계수기는 이진 부호화 십진수 체계를 사용하는 디지털 계수 장치입니다. 본 실험에서는 JK 플립플롭과 NAND 게이트를 사용하여 십진 계수기를 구성하고, 클록 신호의 증가에 따른 출력 변화를 관찰했습니다. L1, L2, L3, L4 출력이 0부터 9까지 순환하며, 10주기마다 초기화되는 특성을 확인했습니다. 2. TTL IC 7490을 이용한 십진 계수기 설계 TTL IC 7490은 내부에 이진 계수기와 5진 계수기를 포함하고 있으며, 이 둘을 조합하면 10진 계수기가...2025.11.16
-
RS-Latch 및 D-Latch 실험 결과보고서2025.11.161. RS-Latch (Reset-Set Latch) RS-Latch는 NOR gate 또는 NAND gate를 사용하여 구성되는 기본 메모리 소자입니다. NOR gate 기반 RS-Latch에서 S가 0이면 Q는 1, R이 0이면 Q는 1이 되며, 입력이 0인 곳의 출력이 항상 1입니다. R과 S가 모두 0일 때는 race condition이 발생하여 불안정한 상태가 됩니다. NAND gate 기반 RS-Latch는 반대의 논리를 가지며, R과 S가 모두 0일 때 race condition으로 출력이 모두 1이 됩니다. 2. En...2025.11.16
-
기본 논리게이트 실험 결과 분석2025.11.181. 기본 논리게이트 AND, OR, NOT, NAND, NOR, XOR 게이트의 기본 동작 원리와 논리함수를 이해하고, 실제 사용되는 기본 논리게이트 IC를 학습한다. 기본 논리소자를 사용하여 간단한 회로를 구성하고 측정하며, 각 게이트의 입출력값을 Binary 해석으로 분석한다. 디지털 논리 회로에서 게이트 출력값은 1 또는 0의 값으로 표현되며, 실험을 통해 각 게이트의 특성을 파악할 수 있다. 2. Open-Collector 타입 IC Open-collector 타입의 IC 사용법과 특성을 숙달하는 것이 실험의 목표이다. 7...2025.11.18
-
JK flip-flop 실험 결과 및 특성 분석2025.11.161. JK Flip-Flop의 기본 동작 원리 JK flip-flop은 J와 K 입력값에 따라 다양한 동작을 수행한다. J=0, K=0일 때는 이전 상태를 유지하고, J=0, K=1일 때는 0으로 리셋, J=1, K=0일 때는 1로 셋, J=1, K=1일 때는 토글(이전 상태와 반전)된다. 본 실험에서는 TTL IC 7402 NOR gate, TTL IC 7404 NOT gate, TTL IC 7410 3입력 AND gate를 사용하여 JK flip-flop을 구성하고 진리표를 완성시켰다. 2. Single Chip JK Flip-...2025.11.16
-
기본 논리게이트 예비레포트2025.11.181. 기본 논리게이트 디지털 논리 회로에서 논리변수의 입력과 출력 간의 함수적 관계를 나타내는 기본 단위입니다. AND, OR, NOT, NAND, NOR, XOR, XNOR 등이 있으며, 기본 논리 AND, OR, NOT 3개의 게이트를 조합하여 모든 종류의 논리적 관계를 표현할 수 있습니다. 각 게이트는 논리회로도, 부울대수 표현식, 진리표의 3가지 방법으로 표현됩니다. 2. TTL IC와 논리게이트 IC 논리게이트들은 디지털 IC 형태로 제공되며, TTL(Transistor-Transistor Logic) IC는 7400, 7...2025.11.18
1 / 2
