총 47개
-
실험 25. CE 증폭기와 주파수 응답 예비결과보고서2025.01.021. 보데 선도(Bode plot) 보데 선도는 가로축에 각주파수의 대수 log10를 취하고, 세로축에 이득와 위상차를 취하여 전압이득과 주파수의 관계를 그린 것입니다. 이를 통해 전압 증폭기의 주파수 응답 특성을 확인할 수 있습니다. 2. 저주파 증폭기 응답 저주파 영역에서는 DC 차단(AC 결합)과 바이패스 동작을 위해서 커패시터가 하위 차단(하위 3dB) 주파수에 영향을 미칩니다. 공통 이미터 증폭기 회로의 AC 등가회로를 통해 입력 커패시터, 바이패스 커패시터, 부하 커패시터 부분의 주파수 응답을 계산할 수 있습니다. 1. ...2025.01.02
-
CE 증폭기 설계 예비결과보고서2025.01.021. CE 증폭기 설계 이 실험의 목적은 CE 증폭기를 설계, 구성하고 시험하며, DC bias와 AC 증폭값을 계산하고 측정하는 것입니다. 실험 이론에서는 트랜지스터 선정, 사용 전압 및 전류 범위 설정, 증폭률 설정 등 CE 증폭기 설계를 위한 주요 고려사항들을 다루고 있습니다. 트랜지스터의 정격 전압, 전류, 증폭률 등을 고려하여 적절한 트랜지스터를 선정하고, 사용 전압 및 전류가 트랜지스터의 정격을 초과하지 않도록 설계해야 합니다. 또한 직류 전류 증폭률의 편차를 고려하여 최솟값을 기준으로 증폭률을 설정해야 합니다. 1. C...2025.01.02
-
소신호 전압 증폭 회로 실험 보고서2025.01.041. 소신호 신호 소신호(미약신호)는 센서신호, 수신된 통신신호, 생체신호, 물리/화학현상 신호와 같이 크기가 거의 잡음 수준인 신호를 말한다. 이러한 소신호를 증폭하기 위해서는 입력 및 출력 임피던스 개념을 고려해야 한다. 2. 공통 이미터(Common Emitter) 증폭기 공통 이미터 증폭기는 입력신호가 베이스 단자에 인가되고 컬렉터에서 출력신호가 나오도록 구성된 회로이다. 이 회로는 이미터 단자가 접지되어 입력과 출력에 공통단자 역할을 하므로 공통 이미터 증폭기라고 부른다. 이 증폭기는 저주파 전압 증폭, RF 트랜시버, 저...2025.01.04
-
A+ 정보통신실험 3주차 결과보고서 - 푸시풀 전력 증폭 회로2025.01.041. 푸시풀 전력 증폭 회로 이번 실험은 푸시풀 전력 증폭회로를 구성하여 푸시풀 증폭기의 동작원리를 알아보고 트랜지스터의 동작점(바이어스점)과 AC신호의 크기 및 위상을 측정하여 비교하는데 목적이 있습니다. 실험 결과 V_BE는 이론치와 별 차이 없이 제대로 결과값이 나왔지만, I_C를 측정하는 과정에서 예비실험으로 PSpice에 나온 결과와 많은 차이가 있었습니다. 측정된 전류는 이론값들보다 낮게 측정되었습니다. 이는 브레드보드 내부의 내부저항과 멀티미터를 통해 전류값이 측정되면서 낮아질 수 있다는 것으로 생각됩니다. 또한 전류는...2025.01.04
-
전자회로실험 과탑 A+ 결과 보고서 (실험 11 공통 소오스 증폭기)2025.01.291. 공통 소오스 증폭기 회로 공통 소오스 증폭기 회로에서 입력(v_t)은 게이트-소오스 전압(V_GS)이고, 출력(v_o)은 드레인-소오스 전압(V_DS)이다. 게이트-소오스 사이의 소신호 입력 전압에 비례하는 전류가 드레인에 흐르고, 이 전류가 출력 쪽의 저항 R_D에 의해 전압으로 변환되면서 전압을 증폭시킨다. 바이어스 회로를 포함한 공통 소오스 증폭기 회로에서 R_1, R_2, R_S는 게이트에 적절한 바이어스 전압을 제공해 MOSFET이 활성 영역(포화 영역)에서 동작하도록 한다. 2. 공통 소오스 증폭기의 입력-출력 특성...2025.01.29
-
실험 9. CE 회로의 특성 실험2025.05.111. CE 회로의 특성 실험을 통해 CE 회로의 IB와 Ic 사이의 관계를 이해하고, 측정된 데이터를 이용해 β(dc)를 계산할 수 있었다. 또한 BJT의 특성 곡선을 구하고 β(dc)와 α(dc)의 관계식을 이해하고 유도할 수 있었다. 2. 공통 이미터 회로 공통 이미터 회로에서는 트랜지스터의 이미터 단자가 입력과 출력에서 공통 단자로 사용된다. 이 회로 구조에서 베이스가 입력 단자 역할을 하고 컬렉터가 출력 단자 역할을 수행한다. 직류 베이스 바이어스 전압은 트랜지스터의 베이스를 통해 흐르는 베이스 전류 IB를 결정하고, IB는...2025.05.11
-
7주차 예비 보고서 17장 회로 모의 실험2025.05.011. PSIM과 OrCAD PSpice의 특징 비교 PSIM과 OrCAD PSpice는 회로 시뮬레이션 도구로 각각의 장단점이 있다. PSIM은 전력전자 회로 검증에 적합하며 고조파 및 파형 정보를 제공하지만 제한된 라이브러리와 사용자 친화적 인터페이스가 부족하고 간략화된 소자 모델로 인한 데이터 부정확성이 문제점으로 지적된다. 반면 OrCAD PSpice는 실제 모델을 사용하여 정확성이 높지만 연산 시간이 오래 걸리고 수렴 문제가 발생할 수 있다. 이러한 차이점을 고려하여 시뮬레이션 도구를 선택해야 한다. 2. DC Sweep 해...2025.05.01
-
서강대학교 고급전자회로실험 2주차 예비/결과레포트 (A+자료)2025.01.211. 전력증폭기 이번 실험에서는 전력증폭기 회로를 구성하고 분석하였다. 실험회로 1에서는 op amp를 이용한 반전증폭기를 구현하였고, 실험회로 2에서는 푸시풀 증폭기를 구현하였다. 실험회로 3에서는 반전증폭기와 푸시풀 증폭기를 연결한 2단 전력증폭기를 구현하였다. 각 회로의 동작 원리와 특성을 분석하고, 시뮬레이션 및 실험 결과를 비교하였다. 또한 설계 과제를 통해 원하는 특성의 전력증폭기를 직접 설계하고 구현하였다. 2. 반전증폭기 실험회로 1에서는 op amp를 이용한 반전증폭기를 구현하였다. 반전증폭기는 입력 신호의 전압을 ...2025.01.21
-
전기전자공학실험-공통 소스 트랜지스터 증폭기2025.04.301. 공통 소스 증폭기(Common Source Amplifier) 소스(Source)부분이 접지되어 입력전압과 출력전압의 기준이 되어 공통 소스 증폭기라고 불리며, 입력은 Gate, 출력은 Drain에 연결되어있다. BJT 공통 이미터 증폭기와 유사한데 게이트 방면을 통하여 들여다보는 쪽은 역방향 바이어스가 걸린 접합면이므로 입력 임피던스가 매우 크고 그로 인하여 높은 전류이득과 BJT에 비해 떨어지는 편이지만 전압이득 모두 가질 수 있다. JFET은 입력신호원의 출력 임피던스가 높은 경우에 높은 전류 이득을 얻기 위한 회로에 사...2025.04.30
-
Op Amp를 이용한 다양한 Amplifier 설계2025.01.041. 센서 구현 실험을 통해 센서의 구현 과정을 확인하였다. Function generator를 이용하여 정현파 신호를 생성하고, 이를 증폭기 회로에 입력하여 출력 신호를 측정하였다. 입력 신호의 크기와 주파수를 조절하여 예상한 결과와 일치하는지 확인하였다. 또한 입력 신호가 증폭기 회로를 통과하면서 발생하는 전압 강하와 위상 차이를 분석하였다. 2. Inverting Amplifier 동작 Inverting Amplifier 회로를 구현하고 실험을 진행하였다. 입력 신호와 출력 신호를 동시에 관찰하여 이득을 확인하였고, DC 및 ...2025.01.04
1 / 5
