총 747개
-
[부산대 이학전자실험] 6. Op amp-32025.01.021. 비교기 회로 비교기 회로는 전압을 비교하는 데 적합하다. 입력전압이 다른 입력단자의 기준전압을 초과하면 출력 측이 자신의 상태를 정해진 한계 값으로 변경하도록 되어 있다. 똑같은 크기의 전압일 경우 출력은 0이다. 비교기에서 전압증폭도는 낮지만 반응시간이 빠르다. 2. 다이오드 다이오드는 전류를 한쪽으로만 흐르게 하는 정류작용을 하는 전자 부품이다. 순방향 바이어스 시 전류가 잘 흐르지만 역방향 바이어스 시 전류가 흐르지 않는다. 이러한 정류 특성으로 교류를 직류로 변환하는 데 사용된다. 3. 발광 다이오드 발광 다이오드는 P...2025.01.02
-
에너지변환실험 A+레포트_연산증폭기2025.01.131. 연산 증폭기 연산 증폭기는 수학적인 연산기능을 수행하는 증폭기로, 높은 전압이득, 높은 입력임피던스, 낮은 출력임피던스, 넓은 주파수 대역폭을 갖는다. 비반전 증폭기는 입력전압과 동일한 위상의 출력전압을 갖고, 반전 증폭기는 입력전압과 반대 위상의 출력전압을 갖는다. 비교기는 두 입력신호의 크기를 비교하여 출력을 결정하는 비선형 연산 증폭기 회로이며, 가산기는 다수의 입력전압을 가산하여 출력전압으로 나타내는 연산증폭기 회로이다. 2. 비반전 증폭기 비반전 증폭기는 출력전압이 입력전압과 동일한 위상을 갖는다. 이상적인 연산 증폭...2025.01.13
-
비교기 예비보고서2025.04.271. 연산 증폭기의 기본 동작 원리 연산 증폭기는 고 이득 전압증폭기로, 두 개의 입력단자와 한 개의 출력단자를 가지고 있다. 연산 증폭기는 두 입력단자 전압 간의 차이를 증폭하는 차동증폭기로 구성되어 있다. 연산 증폭기를 사용하면 사칙연산이 가능한 회로를 구성할 수 있으므로 '연산 증폭기'라고 부른다. 또한 연산 증폭기를 사용하여 미분기 및 적분기를 구현할 수 있다. 연산 증폭기는 일반적으로 +Vcc 및 -Vcc의 두 개의 전원이 필요하지만, 단일 전원만을 요구하는 연산 증폭기도 상용화되어 있다. 2. 이상적인 연산 증폭기의 특성...2025.04.27
-
건국대학교 전기전자기초실험2 연산증폭기3 예비레포트 결과레포트2025.01.291. 영전위 검출 회로 그림 1-1의 영전위 검출 회로에서 (-) 반주기 전압이 출력되려면 회로를 수정하여 +5V에 연결된 50k옴 저항을 -5V에 연결하거나, +와 -단자를 반대로 연결하면 된다. 2. 윈도우 비교기 회로 그림 2의 윈도우 비교기 회로에서 입력 전압이 -0.1~0.1V일 때 출력 전압이 High가 되도록 하려면 위쪽 비교기와 아래쪽 비교기에 모두 전압분배로 0.1V가 걸리도록 저항을 바꿔주면 된다. 또는 저항을 49k, 1k옴으로 설정하여 비교기에 걸리는 전압을 조절할 수 있다. 3. 슈미트 트리거 회로 그림 3의...2025.01.29
-
중앙대 전기회로설계실습3. 분압기 (Voltage Divider) 설계 예비보고서2025.01.171. 분압기 (Voltage Divider) 설계 이 실습의 목적은 부하효과(Loading Effect)를 고려한 분압기(Voltage Divider)를 설계, 제작하고 설계와 실험값을 비교, 분석하는 것입니다. 분압기는 두 개의 저항을 직렬로 연결하여 입력 전압을 원하는 출력 전압으로 낮추는 회로입니다. 부하효과는 부하 저항이 분압기 저항에 비해 작을 때 발생하는 현상으로, 이로 인해 출력 전압이 설계 값과 다르게 나타날 수 있습니다. 이번 실습에서는 부하효과를 고려하여 분압기를 설계하고 실험 결과와 비교 분석할 예정입니다. 1....2025.01.17
-
아날로그회로실험및설계 Op-Amp 단위이득 팔로우와 비교기 실험 보고서2025.01.241. 연산 증폭기 연산 증폭기는 구현하는 단자가 2개의 지점에서 전류가 나오기 시작하면서 이를 증폭으로 구현하는 소자입니다. 이미터 부분에서 들어오는 전류를 전체적으로 통제하고 효율적으로 증폭을 구현하며, 컬렉터 부분에서 이 전류를 모아 회로적으로 구현할 수 있게 합니다. 따라서 이미터 부분과 컬렉터 부분의 두 지점에서 증폭이 구현되어 연산증폭기라고 정의됩니다. 2. 반전 증폭기 반전 증폭기는 출력 전압이 입력 전압에 비례하지만 부호가 반전되어 나타나는 회로 구조입니다. 이상적인 OP amp를 가정하면, 입력 전압에 따른 출력 전압...2025.01.24
-
[A+]전자회로설계실습 실습 3 결과보고서2025.01.101. 브릿지 전파정류회로 4개의 다이오드를 사용하는 브릿지 전파정류회로를 설계하고 제작하였다. 정류회로 양단의 전압차를 측정하는 실험을 제외하고 실험의 측정값들이 수식으로 구한 이론값들과 큰 오차를 보이지 않고 설계와 일관된 결과를 얻었지만 5KΩ의 저항을 사용했을 때보다 20KΩ의 저항의 사용했을 때 오차가 소폭 상승하였다. 2. 전압 파형 측정 Function Generator를 10Vpp, 40kHz로 설정하고 회로를 연결하여 A와 B점 사이의 전압 파형을 측정해 보았지만 원하던 결과를 얻을 수 없었다. 이는 회로의 GND와 ...2025.01.10
-
[전자회로실험] 베이스 접지 증폭기 및 이미터 폴로워 회로 결과보고서2025.04.261. 베이스 접지 증폭기 베이스 접지 증폭기 실험을 통해 입력 저항이 낮고 출력 저항이 큰 회로 특성을 확인했습니다. 실험 결과, 전압 이득과 입력 저항 값은 이론값, 시뮬레이션값, 실험값이 모두 근사한 값을 나타냈지만 출력 저항의 경우 차이가 발생했습니다. 하지만 입력 저항보다 훨씬 작은 값을 가진다는 점은 공통적이었습니다. 2. 이미터 폴로워 회로 이미터 폴로워 회로 실험을 통해 입력 저항이 높고 출력 저항이 낮은 회로 특성을 확인했습니다. 실험 결과, 전압 이득과 입력 저항 값은 이론값, 시뮬레이션값, 실험값이 모두 근사한 값...2025.04.26
-
[전자회로실험] 연산증폭기의 비이상적 특성 결과보고서2025.04.261. 옵셋 전압 실험 결과 입력 옵셋 전압이 매우 작기 때문에 출력 옵셋 전압에 1000을 나누는 식으로 입력 옵셋 전압을 구했다. 출력 옵셋 전압을 측정할 때도 값이 큰 폭으로 널뛰어서 측정에 많은 주의를 기울여야 했다. 직접 측정한 출력 옵셋 전압에 1000을 나눈 값은 각각 –1.867mV와 –1.787mV로, opamp 제작사에서 배포한 입력 오프셋 전압인 0~6mV 범위 안에 포함된다. 2. 입력 바이어스 및 옵셋 전류 입력 전류는 저항을 크게 설정해도 직접 측정하기 어려울 정도로 작아서, 출력 전압에 저항 값 200k Ω...2025.04.26
-
[부산대 이학전자실험] 7. 555 timer-12025.01.021. 555 타이머 555 타이머는 전압 분배기, Not 게이트, 비교기, RS 플립플롭, 방전 트랜지스터로 구성된 집적 회로입니다. 이를 통해 타이머, 펄스 생성, 발진기, 플립플롭 등의 기능을 수행할 수 있습니다. 555 모노스테이블 회로는 트리거 입력이 낮아지면 일정 시간 동안 출력이 높아지는 특성을 가지고 있습니다. Not 게이트는 입력 전압이 높으면 출력 전압이 낮아지고, 입력 전압이 낮으면 출력 전압이 높아지는 특성을 가지고 있습니다. 1. 555 타이머 555 타이머는 전자 회로 설계 분야에서 널리 사용되는 매우 유용한...2025.01.02
1 / 75
