총 1,122개
-
[중앙대학교 전기회로설계실습] A+ 예비보고서 9. LPF와 HPF의 설계2025.05.031. 오실로스코프 연결 입력전압과 출력전압을 오실로스코프에서 동시에 관찰하려면 Function generator의 출력을 CH1에 연결하고 커패시터의 양단을 CH2에 연결해야 합니다. 이렇게 연결하면 CH1에서는 회로 전체의 양단을 측정하여 Function generator의 입력전압파형을 나타내고, CH2에서는 커패시터에 걸리는 전압파형을 나타낼 수 있습니다. 1. 오실로스코프 연결 오실로스코프는 전자 회로 분석에 매우 중요한 도구입니다. 오실로스코프를 올바르게 연결하면 회로의 전압, 전류, 파형 등을 정확하게 측정할 수 있습니다...2025.05.03
-
RL회로의 시정수 측정회로 및 방법설계2025.05.151. RL 회로의 시정수 측정 실험을 통해 10mH 인덕터의 시정수를 측정하였다. DMM을 통해 인덕터의 저항을 26.9Ω으로 측정하였고, 1KΩ의 가변저항을 사용하여 10us의 시정수를 갖는 RL 회로를 구성하였다. 오실로스코프를 통해 측정한 결과, 시정수가 8us로 나타났는데, 이는 이론값과 약 20% 정도의 오차가 있었다. 오차의 원인으로는 가변저항과 인덕터의 오차, 측정 과정에서의 오차 등이 있었다. 2. 입력 전압의 OFFSET 및 크기 변화에 따른 영향 입력 전압의 OFFSET을 제거하고 크기를 5V로 증가시켜 실험을 반...2025.05.15
-
인덕터 및 RL회로의 과도응답(Transient Response) 결과보고서 (보고서 점수 만점/A+)2025.04.251. RL 회로 10mH 인덕터와 1kΩ의 저항을 사용하여 RL회로를 구성하고 오실로스코프를 이용하여 RL time constant를 측정하였다. 입력전압은 FG를 사용하여 1V 사각파(high = 1V, low = 0V, duty cycle = 50%)로 인가하였다. 또한 인덕터가 충분한 자기에너지를 충전, 방전할 수 있도록 이 사각파의 주기를 10τ,즉,100μs로 설정하였다. 실험을 통한 시정수는 9.50μs였고 오차는 5%였다. 2. 입력전압 변화 입력전압을 ±0.5 V의 사각파(high = 0.5 V, low = - 0.5...2025.04.25
-
[A+]전자회로설계실습 예비보고서 22025.01.041. Offset Voltage OP-Amp의 출력전압은 소자에 인가한 전원전압에 따라 한계 출력전압이 결정됩니다. 따라서 일정 입력전압이 넘어갈 경우 출력전압은 그 한계치에 따라 일정한 모습을 보입니다. 따라서 출력전압을 open loop gain으로 나눌 경우, 전압 이득이 무한대이기 때문에, 입력전압을 정확히 할 수 없으며 동시에 입력전압에 포함된 offset voltage 또한 알 수 없습니다. 1. Offset Voltage Offset voltage is an important concept in electronic ci...2025.01.04
-
실험 20_차동 증폭기 기초 실험 예비보고서2025.04.281. 차동 증폭기 기초 실험 이 실험에서는 MOSFET을 사용한 차동 쌍의 동작을 위한 기본 조건을 살펴보고 기본적인 측정을 통하여 검증하고자 한다. 이를 토대로 부하 저항을 연결한 MOSFET 차동 증폭 회로를 구성하여 확인하고, 특성을 분석한다. 2. 전류 거울 능동 부하와 전류 거울은 집적회로를 설계할 때 일정한 전류원이 가장 기본적인 요소가 되는데, 전류원이 필요한 곳마다 저항을 사용하여 회로를 설계하면 신뢰성이 저항의 정확도에 따라 결정된다. 따라서 수동 부하 저항을 사용하여 집적회로를 설계하기보다는 능동 부하 회로를 이용...2025.04.28
-
Input&Output impedence(voltage) A+ 물리화학실험결과보고서2025.01.281. 전압계의 입력저항 측정 실험에서는 전압계의 입력저항을 측정하기 위해 건전지와 전압계를 직렬로 연결하고, 추가로 저항을 연결하여 전압을 측정하였다. 이를 통해 입력저항을 계산할 수 있었다. 새 건전지와 폐 건전지를 사용하여 DVM과 Oscilloscope의 입력저항을 각각 구했다. 입력저항이 클수록 측정값이 실제 값에 가까워지는 것을 확인할 수 있었다. 2. 전원의 출력저항 측정 전원의 출력저항을 측정하기 위해 전압계의 양단에 저항을 연결하여 전압을 측정하였다. 이를 통해 출력저항을 계산할 수 있었다. 새 건전지와 폐 건전지를 ...2025.01.28
-
실험 11_공통 소오스 증폭기 결과보고서2025.04.281. 공통 소오스 증폭기 이 실험에서는 MOSFET을 이용한 공통 소오스 증폭기의 동작 원리를 공부하고, 실험을 통하여 특성을 측정하고자 한다. 공통 소오스 증폭기는 게이트가 입력 단자, 드레인이 출력 단자, 소오스가 공통 단자인 증폭기로서 높은 전압 이득을 얻을 수 있는 장점이 있어 널리 사용되고 있다. 이 실험에서는 공통 소오스 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구해본 다음, 실험을 통하여 동작을 확인하고자 한다. 2. MOSFET 특성 실험을 통해 MOSFET의 각 단자들의...2025.04.28
-
전원의 출력저항, DMM의 입력저항 측정회로 설계2025.05.131. 건전지 내부저항 측정 건전지의 전압 측정값은 6.479V가 나왔고 10Ω 저항값은 11.086Ω, 저항 10Ω에 걸리는 전압은 6.422V가 나왔다. 건전지의 내부저항이 1Ω을 넘지 않을것이라고 생각했는데 R_a = {RV} over {V_0} -R을 이용하여 건전지의 내부저항이 1.184Ω임을 알 수 있었다. 건전지의 경우 사용할수록 전압은 낮아지고 내부저항은 높아지는 특성을 갖고 있고, 온도에 따라 저항값의 영향을 끼치기 때문이다. 이에 이번 내부저항의 실험값은 실제보다 커졌을 가능성이 높다고 판단된다. 2. DC Powe...2025.05.13
-
2주차 16장 OrCAD 사용법 실험 예비 보고서2025.05.011. Op-amp 입력부 전류 Op-amp의 특성상 입력단자의 전압이 최대한 커야하고 이를 위해서는 입력 임피던스가 무한히 커야한다. 따라서 입력부에 들어가는 전류는 거의 유입되지 않는다. 2. Op-amp 입력부 전위차 Op-amp의 -단자에 입력을 가하여 증폭 작용을 하는 '반전 증폭 회로'에서, Op-amp의 단자 사이는 마치 단락된 것과 같은 상태로 작용하기 때문에 -단자의 전압(Vn)과 +단자의 전압(Vp)이 같아 전위차는 0이 된다. 3. Op-amp 전압이득 도출 Op-amp 회로에서 전압이득 Av = Vout/Vin은...2025.05.01
-
전자회로실험 과탑 A+ 예비 보고서 (실험 22 연산 증폭기 특성)2025.01.291. 연산 증폭기 특성 이번 실험에서는 연산 증폭기의 전압 이득, 입력 저항, 출력 저항, 대역폭, 옵셋 전압, 슬루율 등 기본적인 성능 파라미터들을 익히고 실험을 통해서 측정하여, 이를 바탕으로 연산 증폭기를 이용한 응용 회로를 설계할 수 있는 능력을 배양하고자 한다. 2. 연산 증폭기의 이상적인 특성 op-amp의 이상적인 조건에서는 입력 임피던스가 무한대이므로 입력 단자로 전류가 흐르지 않고, 출력 저항이 0이어서 출력 전압이 외부 부하에 영향을 받지 않는다. 또한 op-amp의 이득이 매우 크므로 입력 전압 차이가 아주 작아...2025.01.29
1 / 113
