총 141개
-
중앙대 Common Emitter Amplifier 설계 예비보고서2025.05.051. Gain Gain은 출력이 입력과 닮은꼴 일 때만 의미가 있다. 그러나 입력전압이 10 mVpp인 경우 출력파형이 왜곡(distortion) 되므로 gain의 의미가 없어진다. 2. 입력신호 크기 감소 입력신호의 크기를 줄이기 위하여 단자와 접지 사이에 50 Ω보다 작은 저항을 연결한 회로에 대하여 전압 이득이 95% 이상이 되도록 저항을 PSPICE로 구한다. 이 저항과 function generator 출력저항 50 Ω은 voltage divider가 되어 증폭기의 입력전압이 낮아지므로 overall voltage gain...2025.05.05
-
전자공학실험 24장 연산 증폭기 응용 회로 2 A+ 결과보고서2025.01.151. 적분기 회로 이 실험에서는 연산 증폭기를 이용한 적분기 회로를 구성하고, 입력 주파수에 따른 출력 전압을 측정하여 보드 선도를 그렸습니다. 실험 결과, 입력 주파수가 증가함에 따라 출력 전압이 감소하는 것을 확인할 수 있었습니다. 이는 커패시터가 충전되는 양이 증가하여 출력 전압이 낮아지기 때문입니다. 또한 단위 이득 주파수는 약 1kHz 부근으로 나타났습니다. 2. 미분기 회로 이 실험에서는 연산 증폭기를 이용한 미분기 회로를 구성하고, 입력 주파수에 따른 출력 전압을 측정하여 보드 선도를 그렸습니다. 실험 결과, 입력 주파...2025.01.15
-
전압제어 발진기 회로 설계 및 실험 결과2025.01.041. 슈미트 회로 슈미트 회로는 히스테리시스 특성을 가진 비교기로, 입력 신호가 증가할 때와 감소할 때의 입출력 특성이 다르다. 입력 전압이 문턱 전압 사이에 있을 경우 출력 상태는 이전 상태에 따라 결정된다. 2. 적분기 회로 적분기 회로에서 출력 전압은 입력 전압과 시간에 따라 변화한다. 이를 이용하여 전압 제어 발진기를 구현할 수 있다. 3. 전압제어 발진기 회로 전압제어 발진기 회로는 슈미트 회로, 적분기, BJT 스위치로 구성된다. 적분기 출력이 슈미트 회로의 문턱 전압을 넘으면 BJT 스위치가 on/off되어 적분기 출력...2025.01.04
-
전자회로설계실습 6번 예비보고서2025.01.201. Common Emitter Amplifier 설계 이 문서는 NPN BJT를 사용하여 emitter 저항이 있는 Common Emitter Amplifier를 설계, 구현, 측정, 평가하는 내용을 다루고 있습니다. 주요 내용으로는 부하저항 결정, 바이어스 전압 계산, 입력저항 산출, PSPICE 시뮬레이션 결과 분석, 측정 및 특성 분석 등이 포함되어 있습니다. 2. Emitter 저항을 사용한 Common Emitter Amplifier 설계 이 문서에서는 emitter 저항을 사용한 Common Emitter Amplifi...2025.01.20
-
중앙대 전자회로설계실습 결과보고서92025.01.121. Series-Shunt 피드백 증폭기 실습 4.1(A), (B)에서 Series-Shunt 피드백 증폭기의 입력저항을 1㏀로, 부하저항을 1㏀ 저항으로 제작하여 입력전압을 0V부터 6V까지 1V씩 증가시키며 출력전압을 측정한 후, 입력저항 10㏀, 부하저항 100Ω으로 교체하여 같은 방식으로 입력전압을 증가시키며 출력전압을 측정하고 두 측정값을 비교해 보았다. 두 실습의 출력전압을 비교해본 결과, 입력저항과 부하저항을 바꾸었을 때 gain과 출력전압의 차이가 아주 작았다. 이것을 통해, 식 × 에서 알 수 있듯...2025.01.12
-
전자회로실험 과탑 A+ 결과 보고서 (실험 24 연산 증폭기 응용 회로 2)2025.01.291. 적분기 회로 적분기 회로는 입력 저항 R과 피드백 커패시터 C로 이루어진 간단한 구성으로, 입력 신호에 의해 전류가 흐르고 이 전류가 커패시터에 전하를 축적하면서 출력 전압이 변화하는 원리로 동작합니다. 입력 신호가 일정하면 출력은 선형적으로 증가하거나 감소하며, 저주파 신호에 민감하고 고주파 신호는 감쇠됩니다. 적분기 회로는 속도에서 위치를 계산하는 신호 처리, 삼각파/사인파 생성기, 저주파 필터 및 데이터 누적 계산 등에 응용됩니다. 2. 미분기 회로 미분기 회로는 입력 단자에 커패시터 C와 피드백 경로에 저항 R을 사용하...2025.01.29
-
Differential Amp 입력단을 포함한 다단 증폭기 설계 프로젝트2025.01.281. Differential Amp 입력단 Differential Amp 입력단은 두 개의 입력 신호를 받아 그 차이를 증폭하는 회로입니다. 이 회로는 공통 모드 잡음을 제거하고 높은 입력 임피던스를 제공하는 장점이 있습니다. 이 프로젝트에서는 Differential Amp 입력단을 포함한 2단 이상의 증폭기를 설계하는 것이 목표입니다. 2. 다단 증폭기 설계 다단 증폭기는 여러 개의 증폭 단계를 가진 회로입니다. 이 프로젝트에서는 Differential Amp 입력단을 포함한 2단 이상의 증폭기를 설계하는 것이 목표입니다. 증폭기...2025.01.28
-
실험 13_공통 게이트 증폭기 예비 보고서2025.04.271. 공통 게이트 증폭기 공통 게이트 증폭기는 입력 임피던스가 작아 전류를 잘 받아들이는 특성이 있다. 이 실험에서는 공통 게이트 증폭기의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통하여 확인하고자 한다. 2. 공통 게이트 증폭기의 전압 이득 공통 게이트 증폭기의 전압 이득은 소오스 축퇴 저항이 있는 공통 소오스 증폭기와 같고, 위상만 반대임을 알 수 있다. 3. 공통 게이트 증폭기의 입력 임피던스 공통 게이트 증폭기의 입력 임피던스는 공통 소오스 증폭기에 비해서 매우 작음을 알 수 있다. 이를 이용하면 별도의 ...2025.04.27
-
실험 22_연산 증폭기 특성 결과보고서2025.04.281. 연산 증폭기의 전압 이득 실험을 통해 연산 증폭기의 전압 이득을 측정하였다. 입력 전압의 크기가 증가함에 따라 출력 전압의 크기도 증가하는 모습을 보였다. 이를 통해 연산 증폭기의 전압 이득 특성을 확인할 수 있었다. 2. 연산 증폭기의 입력 및 출력 스윙 레벨 실험을 통해 연산 증폭기의 입력 및 출력 스윙 레벨을 측정하였다. 입력 전압의 크기가 증가함에 따라 출력 전압의 크기도 증가하는 모습을 보였다. 이를 통해 연산 증폭기의 입력 및 출력 스윙 레벨 특성을 확인할 수 있었다. 3. 연산 증폭기의 공통 모드 전압 이득 실험을...2025.04.28
-
[전자공학실험2] 귀환 증폭기2025.04.271. 귀환 증폭기의 동작 원리 실험을 통해 귀환 증폭기의 동작 원리와 부귀환의 특성을 이해하고, 귀환 전압 증폭기의 바이어스와 신호 해석을 수행하였습니다. 귀환 전압 증폭기의 전기적 특성을 측정하여 귀환 전압 증폭기의 특성과 유용성을 확인하였습니다. 2. 귀환 증폭기의 전압 이득 및 주파수 특성 실험을 통해 귀환 증폭기의 전압 이득(Af)과 lower/higher 3-dB 차단 주파수(fL/fH)를 측정하였습니다. 측정 결과는 Pspice 시뮬레이션 결과와 유사하게 나타났으며, 귀환 증폭기의 BPF 형태의 주파수 특성을 확인할 수 ...2025.04.27
1 / 15
