총 8개
-
아날로그및디지털회로설계실습_4bit-Adder_결과보고서2025.05.051. 2-Bit Adder 회로 설계 본 설계실습은 2-Bit Adder 설계, 측정, 분석하는 실험이었습니다. Full Adder 두 개를 연결하여 2-Bit를 계산할 수 있는 회로를 설계하였고, 회로도는 다음과 같습니다. 검산을 위해 2Bit Adder의 각 출력 부분들의 불리언식과, 이진 덧셈식을 구하였습니다. 이 식들로 측정값을 검산 해본 결과 정확히 일치하는 것을 확인하였으며, 실험을 통해 조합논리회로의 설계 방법을 이해할 수 있었습니다. 또한 얻은 데이터를 이용해 2-Bit Adder의 8가지 다른 입력에 대한 진리표를 ...2025.05.05
-
이산제어와 PLC: 논리제어 및 순차제어2025.11.141. 이산제어(Discrete Control) 이산제어는 연속적이지 않은 제어값으로, 파라미터가 이산적인 시간에 따라 변화하거나 파라미터 자체가 이산적(보통 이진법)이다. 0 또는 1의 값을 가지며, 논리제어와 순차제어 두 가지 유형으로 나뉜다. 논리제어는 사건 기반 변화에 의한 제어로 이벤트에 기반하여 동작을 수행하고, 순차제어는 시간기반 변화에 의한 제어로 시간적 순서에 기반하여 동작을 수행한다. 2. 논리제어(Logic Control) 논리제어는 출력값이 현 시점의 입력값들에 의해 논리적으로 결정되며, 과거의 입력값이나 시간의...2025.11.14
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 9. 4-bit Adder 회로 설계2025.04.291. 조합논리회로 설계 이 보고서는 조합논리회로의 설계 방법을 이해하고, 조합논리회로의 한 예로 가산기 회로를 설계하는 것을 목적으로 합니다. 전가산기의 진리표를 작성하고, Karnaugh 맵을 이용하여 간소화된 불리언 식을 구합니다. 이를 바탕으로 2-level 회로와 XOR 게이트를 이용한 다단계 조합 논리 회로를 설계합니다. 마지막으로 2비트 가산기 회로를 설계합니다. 2. 전가산기 설계 전가산기의 진리표를 작성하고, Karnaugh 맵을 이용하여 Sum of Product 또는 Product of Sum 형태의 간소화된 불리...2025.04.29
-
[A+보장]한양대에리카A+맞은 레포트,논리설계실험,Breadboard & Basic logic gates2025.01.151. 기본 논리 게이트 실험에서는 NOT 게이트, AND 게이트, OR 게이트, NAND 게이트, NOR 게이트 등의 기본 논리 게이트를 다루었습니다. 각 게이트의 입력과 출력 관계, 진리표, 논리식 등을 확인하고 실험을 통해 게이트의 특성을 이해할 수 있었습니다. 2. 드모르간의 법칙 실험에서는 드모르간의 법칙을 이용하여 NAND 게이트와 NOR 게이트의 특성을 확인하였습니다. 논리 합에 대한 부정을 각 변수의 부정에 대한 논리 곱의 형태로 변환하는 제1법칙과 논리 곱에 대한 부정을 각 변수의 부정에 대한 논리 합의 형태로 변환하...2025.01.15
-
중앙대학교 아날로그및디지털회로 예비보고서102025.01.201. 7-segment/Decoder 진리표 7-segment/Decoder 진리표를 작성하였습니다. 입력 ABCD와 출력 abcdefg의 진리표를 제공하였습니다. 2. 불리언식 구하기 Karnaugh 맵을 이용하여 간소화된 Sum of product 또는 Product of sum 형태의 불리언 식을 구하였습니다. a, b, c, d, e, f, g 등의 불리언 식을 제공하였습니다. 3. 7-Segment 구동 회로 설계 Decoder와 7-segment를 이용한 7-segment 구동 회로를 설계하였습니다. Pspice 프로그램...2025.01.20
-
아날로그 및 디지털 회로 설계실습 예비보고서 11주차2025.01.171. 조합논리회로 설계 이 실습에서는 조합논리회로의 설계 방법을 이해하고, 조합논리회로의 한 예로 가산기 회로를 설계하는 것을 목적으로 합니다. 전가산기의 진리표를 작성하고, Karnaugh 맵을 이용하여 간소화된 불리언 식을 구합니다. 이를 바탕으로 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계하며, XOR 게이트를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계합니다. 마지막으로 1-bit 가산기 회로를 이용하여 2-bit 가산기 회로를 구성합니다. 1. 조합논리회로 설계...2025.01.17
-
스마트 생산과 자동화: 이산제어와 PLC 타이머 및 카운터2025.11.141. PLC 타이머 (Timer) 입력과 출력 사이에 시간 지연이 필요한 경우 사용된다. TON(타이머 ON)은 입력 신호 후 T만큼 시간이 지난 후 타이머가 ON 상태가 되며, TOFF(타이머 OFF)는 입력 신호가 끝난 뒤 T만큼의 시간이 지난 후 타이머가 OFF 상태가 된다. 접착공정의 경화 시간, 냉각시스템의 송풍기 지연 운전 등에 활용된다. 사다리 논리도에서만 시간 지연을 표시할 수 있다. 2. PLC 카운터 (Counter) 입력 펄스를 계수하는 장치로, CTU(업 카운터)는 입력 펄스당 +1씩 증가하고, CTD(다운 카...2025.11.14
-
디지털논리회로 (논리 게이트)2025.01.091. 논리 게이트의 기본 개념 논리 게이트는 디지털 회로에서 가장 기본적인 구성 요소로, 논리 연산을 수행하는 하드웨어나 소프트웨어를 의미한다. 논리 게이트는 불리언 논리를 기반으로 입력 신호에 따라 출력 신호를 결정하는 역할을 한다. 디지털 논리 게이트는 이진 데이터 0과 1을 처리하는데 사용된다. 2. 논리 게이트의 종류 논리 게이트는 기본 논리 게이트(BUFFER, NOT, AND, OR)와 확장 논리 게이트(NAND, NOR, XOR, XNOR)로 구분된다. 이들은 각각 특정 논리 연산을 수행하며, 논리 입력이 전제된 논리 ...2025.01.09