총 16개
-
연산 증폭기와 그 응용2025.05.011. 이상적인 연산 증폭기 이상적인 연산 증폭기를 가정했을 때, 전류 측면에서는 연산증폭기 내부 저항이 무한대이므로 흘러들어가는 전류가 없다. 전압 측면에서는 offset 전압이 0이 되어 두 입력 단자의 전압이 동일하다. 따라서 출력은 V0=A(v1-v2)로 표현되며, 증폭률 A가 무한대이므로 v1=v2가 된다. 2. 가상 단락과 가상 접지 가상 단락은 두 입력 단자 사이의 전압이 0에 가까워 단락된 것처럼 보이지만, 실제로는 두 단자의 전류가 0인 특성을 말한다. 가상 접지는 반전 증폭기 구성에서 + 입력 단자가 접지와 연결되어...2025.05.01
-
OP-AMP를 이용한 기본 증폭 실험 결과 보고서2025.01.051. OP-AMP의 정의와 특성 OP-AMP는 덧셈, 적분 등의 연산 기능을 갖는 고이득 직류 증폭기입니다. 이상적인 OP-AMP는 무한대의 전압 이득, 입력 저항, 주파수 대역폭을 가지며 오프셋 전압과 전류가 0입니다. 실제 OP-AMP는 이상적인 특성과 차이가 있지만 여전히 높은 전압 이득, 입력 저항, 넓은 주파수 대역폭을 가집니다. 2. 가상 접지 이상적인 OP-AMP에서는 입력 저항이 무한대이므로 입력단자 간 전압차가 0이 됩니다. 이를 가상 접지라고 하며, 이 개념은 OP-AMP 회로 해석에 중요한 역할을 합니다. 3. ...2025.01.05
-
A+ 정보통신실험 4주차 예비보고서 - OP-AMP 연산 증폭 회로2025.01.041. 연산 증폭기 연산 증폭기는 두 입력단자에 인가된 신호의 차를 연산 증폭기의 자체 이득만큼 증폭한 후 단일 신호로 출력합니다. 이상적인 연산 증폭기는 개방루프 이득과 입력저항이 무한대, 입력 바이어스 전류와 출력저항이 0, 공통 모드 제거비가 무한대의 특성을 가집니다. 연산 증폭기에는 가상단락과 가상접지 특성이 있어 부귀환을 걸어 사용하면 선형동작 범위가 넓어집니다. 2. 반전 증폭기 반전 증폭기는 폐루프 이득의 부호가 마이너스(-)로, 입력신호와 출력신호의 위상이 반전됩니다. 반전 증폭기에 두 개 이상의 입력이 인가되면 반전 ...2025.01.04
-
OP amp-1 실험2025.01.021. 연산증폭기의 원리 연산증폭기(OP amp)의 기본 원리와 특성에 대해 설명하고 있습니다. 반전증폭기와 비반전증폭기의 동작 원리, 가상접지 개념 등을 다루고 있습니다. 2. 반전증폭기와 비반전증폭기 반전증폭기와 비반전증폭기의 회로 구성과 동작 특성을 설명하고 있습니다. 입력 전압과 출력 전압의 위상 관계, 증폭률 계산 등을 다루고 있습니다. 3. Voltage Follower Voltage Follower 회로의 동작 원리와 역할에 대해 설명하고 있습니다. 전압 분배기 회로에서 Voltage Follower를 사용하여 출력 임피...2025.01.02
-
OP앰프 기본 원리 실험 및 응용2025.11.181. OP앰프의 기본 특성 이상적인 OP앰프는 무한대의 이득과 입력 임피던스, 영의 출력 임피던스를 갖는다. 실제 OP앰프는 이상적인 OP앰프에 근사한 특성을 보인다. OP앰프는 두 개의 입력단자(비반전입력, 반전입력), 한 개의 출력단자, +, -의 전원단자를 가지며, 출력은 두 입력전압의 차이와 Open-loop Gain의 곱으로 결정된다. 이상적인 OP앰프의 특성으로는 입력저항이 무한대, 출력저항이 0, Open-loop Gain이 무한대, Bandwidth가 무한대이다. 2. 반전 증폭기 반전 증폭기는 입력이 반전 입력단자에...2025.11.18
-
pspice 비선형op앰프예비레포트2025.05.091. 비교기 비교기 OP앰프를 이용하여 비교기를 가장 간단히 구현하는 방법은 귀환이 없는 개방 루프로 구성하는 것이다. 회로전압 V_in이 V_REF 보다 클 때는 양이고 V_in이 V_REF 보다 작을 때는 음이다. 보통 OP앰프의 이득이 매우 크기 때문에 출력은 포화된다. 즉, V_in이 V_REF 보다 작은 어떠한 V_in값에 대해서도 전압은 음의 공급전압에서 포화된다. 따라서, 출력은 두 가지 가능한 값(음 또는 양) 중에서 하나만을 취하게 된다. 반대로 입력이 V_REF 주변에서 변화할 때, V_in의 V_REF 축을 넘어...2025.05.09
-
중앙대 Common Emitter Amplifier 설계 예비보고서2025.05.051. Gain Gain은 출력이 입력과 닮은꼴 일 때만 의미가 있다. 그러나 입력전압이 10 mVpp인 경우 출력파형이 왜곡(distortion) 되므로 gain의 의미가 없어진다. 2. 입력신호 크기 감소 입력신호의 크기를 줄이기 위하여 단자와 접지 사이에 50 Ω보다 작은 저항을 연결한 회로에 대하여 전압 이득이 95% 이상이 되도록 저항을 PSPICE로 구한다. 이 저항과 function generator 출력저항 50 Ω은 voltage divider가 되어 증폭기의 입력전압이 낮아지므로 overall voltage gain...2025.05.05
-
전기회로1 5장 연산증폭기 회로 분석2025.11.151. 연산증폭기(Op-Amp) 기본 특성 연산증폭기는 높은 입력 임피던스(105~10MΩ), 낮은 출력 임피던스(10~100Ω)를 가지는 소자입니다. 이상적인 연산증폭기는 무한한 이득과 대역폭을 가지며, 입력 임피던스는 무한대, 출력 임피던스는 0에 가깝습니다. 연산증폭기의 출력 전압은 입력 전압의 차이에 비례하며, 피드백 저항을 통해 이득을 제어할 수 있습니다. 2. 반전 증폭기(Inverting Amplifier) 반전 증폭기는 입력 신호를 반전시키고 증폭하는 회로입니다. 출력 전압은 V0 = -(Rf/Ri)×Vi로 표현되며, ...2025.11.15
-
Digital-to-Analog Converter (DAC) 실험 결과보고서2025.11.161. Summing Resistor를 이용한 DAC 구성 Op amp와 summing resistor를 통해 4-bit DAC를 구성하는 방식입니다. 반전 입력에 연결된 입력 신호는 시간이 지날수록 출력값이 감소합니다. 16진계수기를 입력에 연결하여 8kΩ(A), 4kΩ(B), 2kΩ(C), 1kΩ(D)의 저항값을 사용하면 계단 형태의 출력 파형이 나타납니다. 출력 파형의 진폭이 입력 파형의 약 2배로 나타나며, 이는 회로의 저항값 계산으로 확인할 수 있습니다. 2. Binary Ladder를 이용한 DAC 구성 Op amp와 bi...2025.11.16
-
OP-Amp 증폭기 설계 및 실험2025.11.171. 비반전 증폭기(Non-Inverting Amplifier) OP-Amp의 비반전 증폭기는 입력 신호와 같은 위상의 출력을 생성하며, 증폭값은 저항의 비에 의해 결정된다. 학번 마지막 번호 5배 증폭을 위해 저항 비를 4로 설정하여 입력 1V에서 출력 5V를 얻었다. 또한 2배 증폭 설계에서는 버퍼를 통해 안정도를 높였으며, LED 1번과 3번이 켜지는 비반전 특성을 확인할 수 있다. 2. 반전 증폭기(Inverting Amplifier) OP-Amp의 반전 증폭기는 입력 신호에 대해 180도 위상차를 가진 출력을 생성한다. 2...2025.11.17
1 / 2
