
총 149개
-
전자회로(개정4판) - 생능출판, 김동식 지음 / 9장 연습문제 풀이2025.01.021. 증폭기의 주파수 응답 입력 회로, 출력 회로, 바이패스 회로의 임계주파수를 계산하고, 고주파 입력 회로와 고주파 출력 회로의 임계주파수를 구하였습니다. 또한 대역폭, 이득 대역폭 곱 등을 계산하였습니다. 2. 밀러 정리 밀러 정리를 적용하여 고주파 등가회로를 구현하고, 입력 커패시턴스를 계산하였습니다. 3. 전압이득과 전력이득 전압이득과 전력이득의 차이를 설명하고, 데시벨로 표현하는 방법을 제시하였습니다. 1. 증폭기의 주파수 응답 증폭기의 주파수 응답은 증폭기가 입력 신호의 주파수에 따라 어떻게 증폭하는지를 나타내는 중요한 ...2025.01.02
-
[A+]전자회로설계실습 예비보고서 22025.01.041. Offset Voltage OP-Amp의 출력전압은 소자에 인가한 전원전압에 따라 한계 출력전압이 결정됩니다. 따라서 일정 입력전압이 넘어갈 경우 출력전압은 그 한계치에 따라 일정한 모습을 보입니다. 따라서 출력전압을 open loop gain으로 나눌 경우, 전압 이득이 무한대이기 때문에, 입력전압을 정확히 할 수 없으며 동시에 입력전압에 포함된 offset voltage 또한 알 수 없습니다. 1. Offset Voltage Offset voltage is an important concept in electronic ci...2025.01.04
-
부산대 응전실1 LPF HPF 결과보고서2025.01.111. LPF(Low-Pass Filter) 실험 LPF 회로를 구성하여 100Hz, 차단주파수(1539Hz), 5000Hz를 인가하고 오실로스코프로 측정한 결과, Pspice로 측정한 이론값과 매우 유사하게 나타났다. 차단주파수 이후 5000Hz에서 약간의 노이즈가 발생하여 이론값과 다소 차이가 있었는데, 이는 회로 내에 미약한 전류가 흐르면서 노이즈가 발생했기 때문으로 보인다. 2. HPF(High-Pass Filter) 실험 HPF 회로를 구성하여 10kHz, 차단주파수(3386Hz), 1000Hz를 인가하고 오실로스코프로 측정...2025.01.11
-
[전자공학응용실험] 차동증폭기 심화실험-결과레포트2025.04.261. 차동증폭기 차동 모드 입력 가변 저항 값은 811옴이었고, 차동 모드 전압 이득은 주파수에 따라 변화했습니다. 1kHz에서는 11.12V/V, 10kHz에서는 11.47V/V, 100kHz에서는 5.76V/V, 1MHz에서는 1.08V/V였습니다. 공통 모드 입력 가변 저항 값은 803옴이었고, 공통 모드 전압 이득은 주파수에 따라 0.16V/V에서 0.29V/V 사이였습니다. CMRR(공통 모드 제거비)는 주파수가 높아질수록 감소하여 1MHz에서는 11.41dB였습니다. 차동 쌍이 완전히 매칭되지 않아 공통 모드 전압 이득이...2025.04.26
-
[전자회로응용] Non-interting Op Amp 결과레포트 (만점)2025.01.281. Non-inverting Op Amp 실험 주제는 Non-inverting Op Amp입니다. 실험 목표는 다음과 같습니다: ① Non-inverting OP amp의 동작원리를 설명하라. ② Bode plotter를 이용하여 'TL074CN'소자의 unit-gain frequency와 upper corner frequency를 확인하고 전압이득과의 관계를 설명하시오. ③ Oscilloscope를 이용하여 입출력 전압 swing을 확인하고 전압이득을 이론 계산 값과 비교하라. 예상 결과로는 Op amp는 DC amp이므로 DC...2025.01.28
-
OP-AMP를 이용한 기본 증폭 실험 결과 보고서2025.01.051. OP-AMP의 정의와 특성 OP-AMP는 덧셈, 적분 등의 연산 기능을 갖는 고이득 직류 증폭기입니다. 이상적인 OP-AMP는 무한대의 전압 이득, 입력 저항, 주파수 대역폭을 가지며 오프셋 전압과 전류가 0입니다. 실제 OP-AMP는 이상적인 특성과 차이가 있지만 여전히 높은 전압 이득, 입력 저항, 넓은 주파수 대역폭을 가집니다. 2. 가상 접지 이상적인 OP-AMP에서는 입력 저항이 무한대이므로 입력단자 간 전압차가 0이 됩니다. 이를 가상 접지라고 하며, 이 개념은 OP-AMP 회로 해석에 중요한 역할을 합니다. 3. ...2025.01.05
-
전자회로실험 과탑 A+ 결과 보고서 (실험 22 연산 증폭기 특성)2025.01.291. 연산 증폭기 특성 연산 증폭기(op-amp)는 두 입력 단자 간의 전압 차이를 증폭하여 출력으로 전달하는 고이득 전압 증폭기이다. 이 연산 증폭기는 다양한 회로 구성에 따라 반전 증폭기, 비반전 증폭기, 차동 증폭기 등으로 활용될 수 있으며, 각 회로는 저항 및 피드백 요소를 추가하여 원하는 특성에 맞게 출력 전압을 조정할 수 있다. 2. 공통 모드 전압 범위 연산 증폭기의 입력 공통 모드 전압 범위를 측정하여 표 22-1에 기록하였다. 입력의 공통 모드 전압을 변화시키면서, 연산 증폭기의 DC 전류가 일정하게 흐르고 출력의 ...2025.01.29
-
서강대학교 고급전자회로실험 2주차 예비/결과레포트 (A+자료)2025.01.211. 전력증폭기 이번 실험에서는 전력증폭기 회로를 구성하고 분석하였다. 실험회로 1에서는 op amp를 이용한 반전증폭기를 구현하였고, 실험회로 2에서는 푸시풀 증폭기를 구현하였다. 실험회로 3에서는 반전증폭기와 푸시풀 증폭기를 연결한 2단 전력증폭기를 구현하였다. 각 회로의 동작 원리와 특성을 분석하고, 시뮬레이션 및 실험 결과를 비교하였다. 또한 설계 과제를 통해 원하는 특성의 전력증폭기를 직접 설계하고 구현하였다. 2. 반전증폭기 실험회로 1에서는 op amp를 이용한 반전증폭기를 구현하였다. 반전증폭기는 입력 신호의 전압을 ...2025.01.21
-
전자회로실험 과탑 A+ 결과 보고서 (실험 11 공통 소오스 증폭기)2025.01.291. 공통 소오스 증폭기 회로 공통 소오스 증폭기 회로에서 입력(v_t)은 게이트-소오스 전압(V_GS)이고, 출력(v_o)은 드레인-소오스 전압(V_DS)이다. 게이트-소오스 사이의 소신호 입력 전압에 비례하는 전류가 드레인에 흐르고, 이 전류가 출력 쪽의 저항 R_D에 의해 전압으로 변환되면서 전압을 증폭시킨다. 바이어스 회로를 포함한 공통 소오스 증폭기 회로에서 R_1, R_2, R_S는 게이트에 적절한 바이어스 전압을 제공해 MOSFET이 활성 영역(포화 영역)에서 동작하도록 한다. 2. 공통 소오스 증폭기의 입력-출력 특성...2025.01.29
-
[전자공학응용실험]3주차_2차실험_공통 소오스 증폭기_결과레포트_A+2025.01.291. 공통 소오스 증폭기 이번 실험을 통하여 공통 소오스 증폭기의 VTC와 소신호 등가회로 및 파라미터들을 알아보았으며 전압이득이 위상이 반대로 나와 (-) 부호가 붙게 된다는 것을 실험으로 알게 되었다. 실험회로 1에서 입력 전압(VGG)에 따른 출력 전압(VO)의 변화를 측정하여 공통 소오스 증폭기의 동작 영역을 확인하였고, 소신호 파라미터인 전압이득(AV), 트랜스컨덕턴스(gm), 출력 저항(ro) 등을 계산하였다. 실험회로 2에서는 입력-출력 전압 파형을 관찰하여 전압이득을 측정하였다. 실험 과정에서 전압 강하 문제로 인해 ...2025.01.29