총 10개
-
홍익대_디지털논리회로실험_8주차 예비보고서_A+2025.01.151. Gated D Latch Gated D Latch는 Gated S-R Latch와 매우 유사하다. S와 R에 1이 동시에 입력되는 것을 막기 위해 R에 인버터를 이용해 를 입력하는 Gated S-R Latch가 Gated D Latch라고 할 수 있다. EN이 0일 때는 NAND 게이트가 무조건 1을 출력하므로 Q의 출력 값이 변하지 않는 NC상태이다. EN이 1이고 D에 1이 입력되면 D를 입력으로 받는 NAND 게이트의 결과가 0, 를 입력으로 받는 NAND 게이트의 결과가 1이므로 Q = 1, =0이 출력된다. EN이 1...2025.01.15
-
열전달 응용실험 결과보고서(아주대 기계공학 응용실험)2025.01.111. 열전달 원리 실험을 통해 비정상 열전달의 원리를 이해하고, 구슬로부터 주변으로의 대류 열전달 계수 h의 값을 추측해보았습니다. 대류란 유체의 움직임에 의한 열전달이며, 자연대류와 강제대류로 구분됩니다. 자연대류에서는 Nusselt 수와 Rayleigh 수 등의 무차원 수를 이용하여 열전달 계수를 계산할 수 있습니다. 비정상 열전달은 시간에 따라 물체의 온도가 변화하면서 일어나는 열전달을 의미하며, 뉴턴의 냉각 법칙과 열역학 제1법칙을 이용하여 분석할 수 있습니다. 2. 실험 장치 및 방법 실험에 사용된 장치는 구슬, 열전대, ...2025.01.11
-
서강대학교 23년도 마이크로프로세서응용실험 10주차 Lab010 결과레포트 (A+자료)2025.01.121. USART 통신 USART 통신의 기본 동작을 전송속도, parity, stop bits 등을 변경하면서 확인하였습니다. Polling에 의한 데이터 전송을 구현하여 각종 flag들의 역할을 이해하였고, 인터럽트에 의한 데이터 전송도 구현하였습니다. USART 통신에서 발생할 수 있는 다양한 오류 상황들을 확인하고 해결 방법을 모색하였습니다. 2. 직렬 통신 직렬 통신의 동기 방식과 비동기 방식의 차이를 이해하였습니다. 비동기 방식의 USART 통신에서 start bit, stop bit, baud rate 등의 개념을 학습하...2025.01.12
-
진동학 응용실험 결과보고서(아주대 기계공학 응용실험)2025.01.111. 1자유도 진동계 1자유도 진동계는 질량 요소, 강성 요소, 감쇠 요소로 구성되어 있다. 진동의 정의는 평면위치를 중심으로 물체가 반복적으로 흔들리는 현상이다. 2. 이산 시스템과 연속 시스템 진동계는 이산 시스템(질량과 강성이 분리된 시스템)과 연속 시스템(질량과 강성이 전체에 분포된 시스템)으로 나눌 수 있다. 연속 시스템은 일반적으로 해석이 어려우므로 등가 진동계를 이용하여 문제를 해결한다. 3. 외팔보의 등가 진동계 외팔보의 정적 변형과 동적 변위가 유사하므로, 고체역학 이론을 이용하여 외팔보의 등가 진동계를 구성할 수 ...2025.01.11
-
디지털 논리실험 3주차 예비보고서2025.05.061. 2-bit 복호기 2비트의 정보를 입력 값으로 받아 4개의 출력 값을 가지므로 기본 실험 (1)의 회로는 2-bit 복호기이다. 디코더는 암호를 사람이 읽을 수 있도록 해독하는 역할을 한다. 2. 2-bit 부호기 4비트의 정보를 입력으로 받아 2개의 출력 값을 가지므로 기본 실험 (2)의 회로는 2-bit 부호기이다. 인코더는 반대로 정보를 암호화하는 역할을 한다. 3. 7 표시를 위한 입력 ABCD 7을 2진수로 나타내면 0111이다. 따라서 7을 표시하기 위해서는 ABCD 순으로 (1,1,1,0)을 입력해야 한다. 4. ...2025.05.06
-
디지털 논리실험 8주차 예비보고서2025.05.061. Gated D Latch Gated D Latch는 D와 EN을 입력 값으로 가지며, Q와 Q'를 출력 값으로 가진다. S-R Latch와 유사하지만 EN이라는 가드를 통해 S와 R의 값이 1,1이 되는 경우를 막는다는 점에서 차이가 있다. EN의 입력 값이 LOW일 때는 D 값과 상관없이 출력 값이 변하지 않으며, EN의 입력 값이 HIGH일 때는 D 값을 Q의 값으로 전달한다. 2. D Flip-flop D Flip-flop은 D Latch와 같이 D의 값을 Q의 값으로 전달해주지만, Latch와 달리 Flip-flop은 ...2025.05.06
-
홍익대학교 디지털논리실험및설계 6주차 예비보고서 A+2025.05.041. ALU 74181을 이용한 이진수 덧셈 구현 ALU 74181은 다양한 기능을 가지고 있으며, 네 자리 이진수의 덧셈을 구현하기 위해서는 A PLUS B 기능을 사용하면 된다. 이를 위해서는 (S3 ~ S0)에 (H, L, L, H)를, M과 Cn에 L을 입력해야 한다. 연산 결과는 (F3 ~ F0)와 Cn+4를 통해 확인할 수 있다. 2. ALU 74181을 이용한 이진수 비교 두 개의 네 자리 이진수가 같은지 판별하기 위해서는 A XOR B 기능을 사용하면 된다. 이를 위해서는 (S3 ~ S0)에 (H, L, L, H)를,...2025.05.04
-
유체역학 응용실험 결과보고서(아주대 기계공학 응용실험)2025.01.111. 마찰 계수와 압력 강하의 관계 이 실험의 목적은 수평 원형관의 마찰 계수와 압력 강하의 관계를 이해하고, 펌프 및 유체 수송 시스템의 설계 능력을 배양하는 것입니다. 실험에는 차압계, 디지털 오실로스코프, 펌프, 아날로그 유량계, 주파수 조절 장치 등의 장비가 사용되었습니다. 실험 방법은 차압계와 오실로스코프를 연결하고, 펌프를 가동하여 주파수를 조절해 원하는 유량을 맞추는 것입니다. 그 후 5분간 차압을 측정하고 데이터를 저장합니다. 실험 온도 환경은 20°C로 가정하고, 물의 밀도와 동점성 계수를 계산하였습니다. 또한 st...2025.01.11
-
홍익대 디지털논리실험및설계 5주차 예비보고서 A+2025.05.161. 전가산기 가산기는 이진수의 덧셈 연산을 수행하는 논리회로이다. 이진수를 덧셈을 수행할 때, 1과 1을 더하면 이진수로 10이 출력되어 한가지 비트를 더 필요로 하게 된다. 이것은 올림으로, 결국 덧셈 연산을 하기 위해 세 가지 비트를 입력받아야 하는 것이다. 하지만 반가산기는 두 가지의 입력밖에 받지 못하므로 두 자리수 이상의 덧셈을 수행하지 못한다. 이를 해결하기 위해 전가산기는 반가산기를 이어 붙여 만들어진 것이다. 2. LSB와 MSB LSB는 Least Significant Beat의 줄임말로 가장 낮은 위치의 비트를 ...2025.05.16
-
홍익대학교 디지털논리실험및설계 8주차 예비보고서 A+2025.05.041. Gated D Latch Gated D Latch의 경우 오직 하나의 입력 (D)과 EN 입력만을 가지고 있습니다. EN이 HIGH 일 때, D가 HIGH 면 Latch는 Set 상태이고 D가 LOW 이면 Latch는 Reset 상태입니다. 즉, EN이 HIGH인 경우 입력 D의 상태가 바로 Latch의 상태가 됩니다. 이때 EN이 LOW라면 입력 D에 어떤 값이 들어오든 Latch는 이전 상태를 그대로 유지하는 NC 상태가 됩니다. 2. D Flip-flop D Flip-flop의 경우 D 입력은 클록 펄스의 트리거 에지에서...2025.05.04