총 63개
-
가산기, 감산기 예비보고서2025.04.271. OP-AMP 증폭실험 이 실험의 목적은 OP-AMP 회로의 기본 동작 원리를 이론적으로 해석하고, 기본 회로의 동작을 이해하는 것입니다. 이를 바탕으로 실험 회로를 구성하고 실험 결과를 통해 이론에서 해석했던 내용을 확인하는 것입니다. 2. 연산 증폭기의 기초 이론 연산 증폭기는 고 이득 전압증폭기이며, 두 개의 입력단자와 한 개의 출력단자를 갖습니다. 연산증폭기는 두 입력단자 전압간의 차이를 증폭하는 차동증폭기로 구성되어 있습니다. 연산증폭기를 사용하여 사칙연산이 가능한 회로를 구성할 수 있으므로 '연산증폭기'라고 부릅니다....2025.04.27
-
실험 22_연산 증폭기 특성 결과보고서2025.04.281. 연산 증폭기의 전압 이득 실험을 통해 연산 증폭기의 전압 이득을 측정하였다. 입력 전압의 크기가 증가함에 따라 출력 전압의 크기도 증가하는 모습을 보였다. 이를 통해 연산 증폭기의 전압 이득 특성을 확인할 수 있었다. 2. 연산 증폭기의 입력 및 출력 스윙 레벨 실험을 통해 연산 증폭기의 입력 및 출력 스윙 레벨을 측정하였다. 입력 전압의 크기가 증가함에 따라 출력 전압의 크기도 증가하는 모습을 보였다. 이를 통해 연산 증폭기의 입력 및 출력 스윙 레벨 특성을 확인할 수 있었다. 3. 연산 증폭기의 공통 모드 전압 이득 실험을...2025.04.28
-
[회로기초실험]연산 증폭기2025.01.031. 연산 증폭기 연산 증폭기는 매우 높은 이득을 가진 직결 증폭기로, 외부 귀환을 이용하여 이득과 임피던스 특성을 제어할 수 있습니다. 연산 증폭기는 트랜지스터로 구성되어 있으며, 제조 공정에서 발생하는 오차를 조절할 수 있는 오프셋 저항을 통해 정밀한 입출력 특성을 가질 수 있습니다. 연산 증폭기는 이상적인 특성을 가정하여 회로 설계가 쉬워지며, 반전 증폭기와 같은 기본 회로를 구성할 수 있습니다. 1. 연산 증폭기 연산 증폭기(Operational Amplifier, Op-Amp)는 전자 회로에서 매우 중요한 역할을 하는 핵심...2025.01.03
-
전자회로실험 과탑 A+ 결과 보고서 (실험 22 연산 증폭기 특성)2025.01.291. 연산 증폭기 특성 연산 증폭기(op-amp)는 두 입력 단자 간의 전압 차이를 증폭하여 출력으로 전달하는 고이득 전압 증폭기이다. 이 연산 증폭기는 다양한 회로 구성에 따라 반전 증폭기, 비반전 증폭기, 차동 증폭기 등으로 활용될 수 있으며, 각 회로는 저항 및 피드백 요소를 추가하여 원하는 특성에 맞게 출력 전압을 조정할 수 있다. 2. 공통 모드 전압 범위 연산 증폭기의 입력 공통 모드 전압 범위를 측정하여 표 22-1에 기록하였다. 입력의 공통 모드 전압을 변화시키면서, 연산 증폭기의 DC 전류가 일정하게 흐르고 출력의 ...2025.01.29
-
실험 23_연산 증폭기 응용 회로 1 예비보고서2025.04.281. 비반전 증폭기 비반전 증폭기는 연산 증폭기의 전압 이득이 무한대라고 가정하면 가상 단락의 개념을 이용하여 입력 전압이 출력 전압과 같다는 것을 보여준다. 하지만 실제 연산 증폭기의 전압 이득이 무한대가 아닌 A_0의 값일 경우 전체 전압 이득은 식 (23.2)와 같이 표현할 수 있다. A_0가 크면 클수록 이상적인 값으로부터의 오차가 줄어든다. 2. 반전 증폭기 반전 증폭기는 연산 증폭기의 전압 이득이 A_0의 값일 경우 전체 전압 이득은 식 (23.2)와 같이 표현할 수 있다. 역시 A_0가 크면 클수록 이상적인 값으로부터의...2025.04.28
-
전자공학기초실험2 결과보고서142025.01.121. 연산 증폭기 적분기 실험 이번 실험에서는 적분기 회로를 구성하고 주파수를 올렸을 때와 내렸을 때 적분기 회로로 동작하는지 반전 증폭기 회로로 동작하는지 알아보는 실험이었다. 실험 결과 절점 주파수 이상에서는 적분기로 동작하였고 절점 주파수 이하에서는 반전 증폭기로 동작하였다. 이러한 결과가 나온 이유는 주로 저주파에서 동작하는 적분기의 특성에 따라 주파수가 낮을수록 적분기에서 입력 신호가 누적되어 큰 출력을 생성하며 반전 증폭기는 일종의 고주파 통과 필터로 작용해 고주파를 차단하는 원리 때문이라고 생각한다. 실험 결과를 분석해...2025.01.12
-
전자공학실험 23장 연산 증폭기 응용 회로 1 A+ 결과보고서2025.01.151. 연산 증폭기 응용 회로 이 실험에서는 연산 증폭기를 이용한 응용 회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. 연산 증폭기를 이용하여 비반전 증폭기, 반전 증폭기, 아날로그 전원 덧셈기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다. 2. 반전 증폭기 실험회로 1에서 R1=10kΩ, R2=20kΩ일 때 입력 파형과 출력 파형을 측정하고, 전압 이득을 계산하였다. 전압 이득은 약 2[V/V]로 이상적인 반전 증폭기의 전압 이득과 동일함을 확인하였다. 또한 R1=10kΩ, R2=...2025.01.15
-
계측실험[Op-Amp를 이용한 비교기 구성]2025.01.121. 연산증폭기를 이용한 비교기 구성 이 실험에서는 연산증폭기(Op-Amp)를 이용하여 비교기 회로를 구성하고 그 작동 원리를 이해하는 것이 목적입니다. 비교기는 두 개의 입력 신호를 비교하여 출력 신호를 생성하는 회로로, 연산증폭기의 특성을 이용하여 구현할 수 있습니다. 실험에서는 입력 신호로 +13V와 -13V를 사용하고, 발광 다이오드와 멀티미터를 통해 출력 신호를 관찰합니다. 또한 반전 입력 단자와 비반전 입력 단자에 각각 +13V와 -13V를 인가하여 비교기 회로의 동작을 확인합니다. 1. 연산증폭기를 이용한 비교기 구성 ...2025.01.12
-
연산증폭기 예비보고서(고찰포함)A+2025.01.131. 연산증폭기 연산증폭기는 덧셈, 뺄셈, 곱셈, 나눗셈, 미분, 적분 등의 수학적 연산 기능을 수행할 수 있는 전압 이득이 매우 큰 증폭기입니다. 연산증폭기는 5개의 단자로 구성되어 있으며, 양의 전압과 음의 전압을 받아들여 출력값을 만들어냅니다. 연산증폭기는 두 입력 전압의 차이를 증폭하여 출력 전압을 생성합니다. 반전 증폭기와 비반전 증폭기는 연산증폭기의 대표적인 회로 구성 방식입니다. 2. 반전 증폭기 반전 증폭기는 연산증폭기의 두 입력 단자로 들어가는 전류가 0A이고, 두 입력 단자 사이의 전압차도 0V입니다. 따라서 저항...2025.01.13
-
경북대학교 기초전기전자실험 Active Filter 실험보고서2025.05.091. 필터(Filter) 필터는 신호 처리에서 특정한 신호에서 원하지 않는 신호를 차단하거나 원하는 신호만 통과시키는 기능을 하는 장치나 그러한 과정을 의미한다. 필터는 수동필터와 능동필터로 구분되며, 선형성 여부에 따라 LPF, HPF, BPF, BSP 등으로 구분된다. 2. 수동필터(Passive filter) 수동필터는 저항, 인덕터, 커패시터로만 구성된 필터를 말하며, 수동소자의 사용에 따라 RC필터와 LC필터로 나눌 수 있다. 수동필터는 출력의 진폭을 감소시키며, 주로 고주파용으로 사용된다. 3. 능동필터(Active fi...2025.05.09
1 / 7
