
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 12. Stopwatch 설계
본 내용은
"
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 12. Stopwatch 설계
"
의 원문 자료에서 일부 인용된 것입니다.
2023.02.09
문서 내 토픽
-
1. 클럭 생성 회로 및 카운터 회로 테스트Function generator를 이용하여 실습서와 동일하게 Frequency는 1 [Hz], Amplitude는 0 ~ 5 [V]의 square wave의 clock 신호를 만든다. 이후 Decoder와 7-segment 사이에 330 [Ω]의 저항을 달아 과전류를 방지하고, decoder의 출력 방식과 7-segment LED의 type 간의 매칭을 유의하며 점퍼선을 연결한다. 74HC192라는 BCD 카운터를 사용하였고, Count up mode로 동작시키기 위해 [그림 1]을 참고하면 MR은 Low 를, CPu에는 clock을, CPd에는 High 신호를 인가한다.
-
2. 2자리 숫자 표시 및 최대 숫자 제어앞서 제작한 회로를 이용해서 2자리 (00 ~ 99)숫자 표시 카운터를 제작한다. 이론서 95p를 보면 TCU와 TCD는 Carry/Borrow 신호로, 74HC192/193을 cascade로 연결할 경우 다음 단의 74HC192/193칩의 clock으로 사용하면 된다.
-
3. 3자리 숫자 표시(시간표현) 카운터 설계앞서 2자리 숫자 표시 카운터를 제작한 것과 동일한 방식으로 3자리 숫자 표시 카운터를 제작한다. 하지만, 실습서에서 설계 조건으로 두 번째 자리 카운터의 Reset을 조작하여 60이 최대치가 되게 조작하라고 하였다. 두 번째 10진 카운터가 0110 즉, 6이 되었을 때 AND gate를 이용해서 MR에 연결하여 Reset 신호가 High가 되도록 설계하였으며 이 신호가 다음 74HC192/193의 CPu로 들어가 LOW-to-HIGH 신호가 인가되도록 하였다.
-
4. Stop/Restart 기능 추가[그림 1]의 74HC192 진리표를 보면, MR은 Low, PL, CPu, CPd가 High일 때 No Change Mode가 되므로 Count up인 상황에서 CPu에만 High를 인가하면 된다. Switch를 이용하여 NAND gate에 clk와 GND를 연결하고 output을 CPu에 인가하면 stop이 되고, NAND gate에 clk와 HIGH를 연결하고 output을 CPu에 인가하면 restart가 된다.
-
5. Reset 기능 추가MR 핀은 Asynchronous Reset으로, [그림 1]에서 High 신호가 들어올 경우 출력이 모두 0으로 reset되는 것을 이용하여 OR gate와 switch를 연결한다.
-
1. 클럭 생성 회로 및 카운터 회로 테스트클럭 생성 회로와 카운터 회로는 디지털 시스템에서 매우 중요한 역할을 합니다. 클럭 생성 회로는 시스템의 동기화를 위해 필수적이며, 카운터 회로는 시간 측정, 이벤트 계수 등 다양한 기능을 수행합니다. 이러한 회로들의 정확한 동작을 검증하는 것은 시스템의 안정성과 신뢰성을 확보하는 데 매우 중요합니다. 회로 설계 시 클럭 신호의 타이밍, 카운터의 동작 특성 등을 면밀히 분석하고 테스트해야 합니다. 또한 회로의 동작 범위, 오차 허용 범위 등을 고려하여 적절한 설계 및 구현이 이루어져야 합니다.
-
2. 2자리 숫자 표시 및 최대 숫자 제어2자리 숫자 표시 및 최대 숫자 제어는 디지털 시스템에서 매우 일반적인 기능입니다. 이를 구현하기 위해서는 적절한 디스플레이 장치와 함께 숫자 표시 및 최대값 제어 로직이 필요합니다. 디스플레이 장치로는 7세그먼트 LED, LCD 등이 널리 사용되며, 숫자 표시 및 최대값 제어를 위해서는 카운터 회로와 비교기 회로 등이 활용될 수 있습니다. 이 과정에서 숫자 표시의 정확성, 최대값 제어의 안정성, 그리고 전체 시스템의 효율성 등을 고려해야 합니다. 또한 사용자 편의성과 시각적 명확성도 중요한 설계 요소가 될 수 있습니다.
-
3. 3자리 숫자 표시(시간표현) 카운터 설계3자리 숫자 표시 카운터는 시간 표현, 측정 등의 다양한 응용 분야에서 활용될 수 있습니다. 이를 구현하기 위해서는 3자리 숫자 표시를 위한 디스플레이 장치와 함께 시간 단위 변환, 최대값 제어 등의 로직이 필요합니다. 예를 들어, 시간 표현을 위해서는 시, 분, 초 단위의 카운터가 필요하며, 이를 적절히 조합하여 3자리 숫자로 표시할 수 있습니다. 또한 최대값 제어를 통해 시간 표현의 범위를 제한할 수 있습니다. 이 과정에서 디스플레이 장치의 선택, 카운터 회로의 설계, 시간 단위 변환 로직 등을 종합적으로 고려해야 합니다. 사용자 편의성과 시스템 안정성도 중요한 설계 요소가 될 수 있습니다.
-
4. Stop/Restart 기능 추가Stop/Restart 기능은 시간 측정, 이벤트 계수 등의 응용 분야에서 매우 유용한 기능입니다. 이를 구현하기 위해서는 카운터 회로에 대한 제어 로직이 필요합니다. 예를 들어, Stop 기능을 위해서는 카운터의 동작을 일시 중지시키고, Restart 기능을 위해서는 중지된 상태에서 다시 동작을 시작할 수 있도록 해야 합니다. 이 과정에서 사용자 입력 처리, 카운터 상태 관리, 타이밍 제어 등의 요소를 고려해야 합니다. 또한 Stop/Restart 기능이 다른 시스템 기능과 원활하게 연동될 수 있도록 설계해야 합니다. 사용자 편의성과 시스템 안정성이 중요한 설계 요소가 될 수 있습니다.
-
5. Reset 기능 추가Reset 기능은 시간 측정, 이벤트 계수 등의 응용 분야에서 매우 유용한 기능입니다. 이를 구현하기 위해서는 카운터 회로에 대한 제어 로직이 필요합니다. 예를 들어, Reset 기능을 통해 카운터의 값을 초기 상태로 되돌릴 수 있습니다. 이 과정에서 사용자 입력 처리, 카운터 상태 관리, 타이밍 제어 등의 요소를 고려해야 합니다. 또한 Reset 기능이 다른 시스템 기능과 원활하게 연동될 수 있도록 설계해야 합니다. 사용자 편의성과 시스템 안정성이 중요한 설계 요소가 될 수 있습니다. 특히 Reset 기능은 시스템 오류 발생 시 신속한 복구를 가능하게 하므로, 시스템 신뢰성 향상에 기여할 수 있습니다.
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 11. 카운터 설계1. 4진 비동기 카운터 4진 비동기 카운터 회로에 1MHz의 구형파를 인가하면 Q1 신호의 주파수는 0.5MHz, Q2 신호의 주파수는 0.25MHz가 된다. 입력 신호, Q1 신호, Q2 신호의 파형을 확인할 수 있다. 2. 8진 비동기 카운터 4진 비동기 카운터에 JK Flip Flop을 하나 더 연결하면 8진 비동기 카운터를 설계할 수 있다. 버튼 ...2025.04.29 · 공학/기술
-
아날로그 및 디지털회로 설계 실습 실습12_Stopwatch 설계_예비보고서1. 디지털 회로 구성요소 이 실습을 통해 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet를 읽고 분석하는 능력과 원하는 회로를 설계할 수 있는 능력을 배양할 수 있습니다. 2. Stopwatch 설계 이 실습에서는 Stopwatch 설계를 통해 디지털 회로 구성요소들을 실제로 구현하고 테스트하...2025.01.21 · 공학/기술
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 9. 4-bit Adder 회로 설계1. 조합논리회로 설계 이 보고서는 조합논리회로의 설계 방법을 이해하고, 조합논리회로의 한 예로 가산기 회로를 설계하는 것을 목적으로 합니다. 전가산기의 진리표를 작성하고, Karnaugh 맵을 이용하여 간소화된 불리언 식을 구합니다. 이를 바탕으로 2-level 회로와 XOR 게이트를 이용한 다단계 조합 논리 회로를 설계합니다. 마지막으로 2비트 가산기 ...2025.04.29 · 공학/기술
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 4. 신호발생기1. Wien bridge RC 발진기 Wien bridge RC 발진기를 이용하여 신호 발생기를 설계, 제작, 측정하며 그 동작을 확인하는 실습을 수행했습니다. 실습에서는 Wien bridge 회로의 전압 분배 관계식을 구하고, 이를 이용하여 1.63 kHz에서 발진하는 회로를 설계했습니다. 시뮬레이션을 통해 출력 파형과 FFT 분석 결과를 확인하여 목표...2025.04.29 · 공학/기술
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 8. 래치와 플립플롭1. RS 래치의 특성 분석 RS 래치의 진리표를 나타내고, 이론적인 상태도를 그렸습니다. 각 입력 조건에 따른 출력 상태를 설명하였습니다. (S,R) = (0,1)일 때 리셋, (S,R) = (1,0)일 때 셋, (S,R) = (0,0)일 때 현재 상태 유지, (S,R) = (1,1)일 때 금지된 입력 상태 등을 확인하였습니다. 1. RS 래치의 특성 분...2025.04.29 · 공학/기술
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 10. 7-segment, Decoder 회로 설계1. 7-segment와 Decoder 7-segment와 Decoder를 이해하고 관련 회로를 설계하는 것이 이 실습의 목적입니다. 7-segment는 공통 단자에 High voltage를 연결하고 점등하고자 하는 segment에만 Low voltage를 연결하여 선택적으로 LED를 점등할 수 있습니다. Decoder 74LS47은 10~14까지의 숫자를...2025.04.29 · 공학/기술
-
중앙대학교 아날로그및디지털회로설계실습 설계실습 12. Stopwatch 설계 A+ 예비보고서 3페이지
12-1. 실습목적Stopwatch 설계를 통하여 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet를 읽고 분석하는 능력과 원하는 회로를 설계할 수 있는 능력을 배양한다. 12-2. 실습 준비물* 부품 Inverter 74HC04 : 8개 NAND gate 74HC00 : 3개 NOR gate 74HC02 : 3개 AND gate 74HC08 : 3개 OR gate 74HC32 : 3개 7-Segment : 3개 BCD Decoder 74LS47 : 3개 BCD 카운터 7...2022.09.15· 3페이지 -
중앙대학교 아날로그및디지털회로설계실습(3-2) A+ 12차예비보고서-Stopwatch 설계 4페이지
1. 실험 목적Stopwatch 설계를 통하여 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet 를 읽고 분석하는 능력과 원하는 회로를 설계할 수 있는 능력을 배양한다.2. 준비물 Inverter(74HC04) : 8 개 NAND gate(74HC00) : 3 개 NOR gate(74HC02) : 3 개 AND gate(74HC08) : 3 개 OR gate(74HC32) : 3 개 7-Segment : 3 개 BCD Decoder (74LS47) : 3 개 BCD 카운터...2021.10.06· 4페이지 -
[A+]중앙대 아날로그및디지털회로설계실습 예비보고서12 Stopwatch 설계 1페이지
아날로그및디지털회로설계실습 05분반 14주차 예비보고서설계실습 12. Stopwatch 설계12-32021.10.09· 1페이지 -
[A+] 중앙대 아날로그 및 디지털회로 설계실습12 Stopwatch 설계 예비보고서 3페이지
아날로그 및 디지털 회로 설계 실습-실습 12 예비보고서-Stopwatch 설계학 과 : 전자전기공학부담당 교수님 : XXX 교수님제출일 : 2020.12.XX(X)조 :X요일 X조학번 / 이름 : XXXXXXXX / XXX12-1. 실습 목적Stopwatch 설계를 통하여 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet를 읽고 분석하는 능력과 원하는 회로를 설계할 수 있는 능력을 배양한다.12-2. 실습 준비물부품Inverter 74HC04: 8개NAND gate 74...2021.09.06· 3페이지