본문내용
1. CMOS와 TTL의 interface
1.1. CMOS의 원리
1.1.1. CMOS 기본 회로
CMOS 기본 회로는 동일한 실리콘 웨이퍼 위에 n-channel, p-channel device가 동시에 제작될 수 있는 장점을 가지고 있다. CMOS 기본 회로의 대표적인 예로는 inverter 회로를 들 수 있다. CMOS inverter는 p-channel FET와 n-channel FET로 구성되어 있으며, VDD는 +3~18[V] 사이의 전압을 사용하고, low level은 0[V], high level은 VDD 전압이 된다.
CMOS inverter의 동작 원리를 이해하기 위해서는 MOSFET의 특성을 정리할 필요가 있다. n-channel MOS는 gate-source 전압이 (+)일 때 전도되고, p-channel MOS는 gate-source 전압이 (-)일 때 전도된다. 또한 nMOS는 gate-source 전압이 0[V], pMOS는 gate-source 전압이 5[V]일 때 off된다.
CMOS inverter에서 입력이 low가 되면 두 개의 FET gate 전압이 low가 되는 상태가 된다. 이때 p-channel FET의 source에 대해서는 gate 입력이 -VDD이고, n-channel FET의 source에 대해서는 gate 입력이 0[V]이므로 p-channel FET는 on되고 n-channel FET는 off되어 출력이 high가 된다. 반대로 입력이 high가 되면 p-channel FET는 off되고 n-channel FET가 on되어 출력은 low가 된다. 이와 같이 두 개의 FET 중 하나는 항상 off되므로 CMOS VDD-Gnd 사이에 연속적으로 전류가 흐르지 않아 소비전력이 적다는 장점이 있다.
이 밖에도 CMOS 회로의 장점으로는 잡음 여유도가 크고, 소자의 크기가 적어 실장 밀도가 높으며, 공급 전압의 폭이 넓다는 점 등을 들 수 있다.
1.1.2. CMOS 논리 게이트 동작
CMOS 회로에서는 NAND 게이트와 NOR 게이트의 동작 원리가 매우 중요하다. CMOS NAND 게이트 회로는 두 개의 입력이 모두 high일 때 p-channel FET는 off되고, n-channel FET는 on되어 출력은 low 상태가 된다. 반면에 입력 중 어느 하나가 low가 되면 그 입력에 연결된 n-channel FET는 off되고, p-channel FET는 on되어 출력은 high 상태가 된다.
CMOS NOR 게이트 회로는 두 개의 입력이 모두 low일 때 p-channel FET는 on되고, n-channel FET는 off되어 출력은 high가 된다. 그러나 두 개의 입력 중 어느 하나가 high가 되면 그 입력에 연결된 p-channel FET는 off, n-channel FET는 on되어 출력은 low 상태가 된다.
이와 같이 CMOS 논리 게이트 동작에서는 두 개의 FET가 상보적으로 동작하여 하나는 항상 off되므로 CMOS VDD-Gnd 사이에 연속적으로 전류가 흐르지 않아 소비전력이 적은 것이 특징이다. 또한 CMOS 게이트는 잡음 여유도가 크고, 소자의 크기가 작아 실장 밀도가 높으며, 공급전압의 폭이 넓다는 장점이 있다.
1.2. TTL(Transistor-Transistor Logic)의 정의
TTL(Transistor-Transistor Logic)은 트랜지스터와 트랜지스터를 조합한 논리회로이다. DTL(Diode-Trangistor Logic)의 다이오드 대신에 트랜지...
