소개글
"에지트리거 플립플롭"에 대한 내용입니다.
목차
1. 서론
1.1. 트리거의 정의와 종류
1.2. 레벨 트리거와 에지 트리거의 개념 및 특성
2. 에지 트리거 플립플롭(D-, JK-, T-)
2.1. D 플립플롭
2.1.1. D 플립플롭의 진리표 및 특성
2.1.2. D 플립플롭의 상태도
2.2. JK 플립플롭
2.2.1. JK 플립플롭의 진리표 및 특성
2.2.2. JK 플립플롭의 상태도
2.3. T 플립플롭
2.3.1. T 플립플롭의 진리표 및 특성
2.3.2. T 플립플롭의 상태도
3. 에지 트리거 플립플롭의 비교 및 활용
3.1. 각 플립플롭의 특성 비교
3.2. 디지털 시스템에서의 활용
4. 결론
5. 참고 문헌
본문내용
1. 서론
1.1. 트리거의 정의와 종류
트리거(Trigger)는 일반적으로 일정 조건이 충족될 때 회로의 동작을 시작하는 역할을 한다. 즉, 시스템에서 특정 이벤트를 감지하고 동작을 수행하기 위해 사용되는 개념이다. 디지털 회로에서 사용되는 트리거는 크게 두 가지(레벨 트리거(Level Trigger)와 에지 트리거(Edge Trigger))로 나눌 수 있다.
레벨 트리거는 입력 신호의 전압 레벨에 따라 동작을 트리거하는 방식이다. 특정한 전압 레벨을 유지하는 동안에만 동작하며, 입력 신호가 특정 임계값 이상 또는 이하로 유지될 때 동작한다. 하이 레벨 트리거 (High Level Trigger)는 입력 신호가 높은 전압 레벨을 유지하는 동안에 동작한다. 즉, 입력 신호의 전압 레벨이 특정 값 이상인 경우에 동작을 수행한다. 로우 레벨 트리거 (Low Level Trigger)는 입력 신호가 낮은 전압 레벨을 유지하는 동안에는 동작하지 않는다. 다시 말해, 입력 신호의 전압 레벨이 특정 값 이하인 경우에 동작을 수행하지 않는다. 이와 같이 레벨 트리거는 입력 신호의 전압 레벨에 따라 동작을 결정하므로, 특정 전압 조건이 충족될 때만 동작을 수행하도록 설계된다.
에지 트리거(Edge Trigger)는 디지털 회로에서 사용되는 용어로, 플립플롭의 동작이 클록 신호의 에지(상승 에지 또는 하강 에지)에서만 발생한다는 것을 의미한다. 에지 트리거는 클록 신호의 레벨 변화에 영향을 받지 않고 안정적으로 동작할 수 있으며, 예측 가능한 동작을 보장한다. 이로 인해 불안정한 클록 레벨로 인한 오작동을 방지할 수 있다. 에지 트리거 플립플롭은 클록 신호의 상승 에지나 하강 에지에서만 데이터를 샘플링하고 출력 상태를 변경한다. 따라서 다른 시간에 입력의 변화가 있더라도 출력에 영향을 주지 않는다. 이러한 특성은 디지털 시스템에서 동기화 문제를 해결하는 데 매우 중요하다. 에지 트리거는 데이터와 이벤트의 정확한 동기화를 유지할 수 있으며, 동시에 발생하는 이벤트의 순서를 제어할 수 있다. 이러한 이점으로 인해 에지 트리거 플립플롭은 메모리 요소, 데이터 레지스터, 카운터, 시프트 레지스터 등 다양한 디지털 시스템에서 널리 사용된다.
1.2. 레벨 트리거와 에지 트리거의 개념 및 특성
레벨 트리거는 입력 신호의 전압 레벨에 따라 동작을 트리거하는 방식이다. 특정한 전압 레벨을 유지하는 동안에만 동작하며, 입력 신호가 특정 임계값 이상 또는 이하로 유지될 때 동작한다. 하이 레벨 트리거는 입력 신호가 높은 전압 레벨을 유지하는 동안에 동작하며, 입력 신호의 전압 레벨이 특정 값 이상인 경우에 동작을 수행한다. 로우 레벨 트리거는 입력 신호가 낮은 전압 레벨을 유지하는 동안에는 동작하지 않으며, 입력 신호의 전압 레벨이 특정 값 이하인 경우에 동작을 수행하지 않는다. 이와 같이 레벨 트리거는 입력 신호의 전압 레벨에 따라 동작을 결정하므로, 특정 전압 조건이 충족될 때만 동작을 수행하도록 설계된다.
에지 트리거는 디지털 회로에서 사용되는 용어로, 플립플롭의 동작이 클록 신호의 에지(상승 에지 또는 하강 에지)에서만 발생한다는 것을 의미한다. 에지 트리거는 클록 신호의 레벨 변화에 영향을 받지 않고 안정적으로 동작할 수 있으며, 예측 가능한 동작을 보장한다. 이로 인해 불안정한 클록 레벨로 인한 오작동을 방지할 수 있다. 에지 트리거 플립플롭은 클록 신호의 상승 에지나 하강 에지에서만 데이터를 샘플링하고 출력 상태를 변경한다. 따라서 다른 시간에 입력의 변화가 있더라도 출력에 영향을 주지 않는다. 이러한 특성은 디지털 시스템에서 동기화 문제를 해결하는 데 매우 중요하다. 에지 ...
참고 자료
컴퓨터구조 강의안 자료
김진용. "저전력 이중 에지 트리거 설계." 국내석사학위논문 충북대학교, 2017. 충청북도. http://www.riss.kr/link?id=T14437392
Xiaokuo Yang, Li Cai, Xiaohui Zhao, Nansheng Zhang, Design and simulation of sequential circuits in quantum-dot cellular automata: Falling edge-triggered flip-flop and counter study, Microelectronics Journal, Volume 41, Issue 1, 2010, Pages 56-63. https://doi.org/10.1016/j.mejo.2009.12.008
김영평생교육원 컴퓨터구조 교안
김진용. "저전력 이중 에지 트리거 설계." 국내석사학위논문 충북대학교, 2017. 충청북도.
http://www.riss.kr/link?id=T14437392
Xiaokuo Yang, Li Cai, Xiaohui Zhao, Nansheng Zhang, Design and simulation of sequential circuits in quantum-dot cellular automata: Falling edge-triggered flip-flop and counter study, Microelectronics Journal, Volume 41, Issue 1, 2010, Pages 56-63. https://doi.org/10.1016/j.mejo.2009.12.008
http://www.ktword.co.kr/test/view/view.php?m_temp1=5300
https://ko.wikipedia.org/wiki/%ED%94%8C%EB%A6%BD%ED%94%8C%EB%A1%AD
https://cms3.koreatech.ac.kr/sites/yjjang/down/digi08/ch08.pdf
Roth, Charles H. Jr. "Latches and Flip-Flops." Fundamentals of Logic Design. Boston: PWS, 1995. Print.
