본문내용
1. JFET 소자의 이해
1.1. JFET의 구조 및 종류
JFET는 Junction Field Effect Transistor의 약자로, 접합 전계 효과 트랜지스터를 의미한다. JFET은 전계 효과를 이용한 트랜지스터 중 가장 단순한 형태를 가지고 있다. JFET은 게이트와 소스 사이에 공급되는 전압에 의해 전류의 흐름을 제어하는 소자이다.
JFET은 n채널과 p채널 두 가지 구조로 나뉜다. n채널 JFET은 n형 반도체의 양쪽으로 p형 반도체를 확산시켜 게이트(G), 소스(S), 드레인(D)의 3개 단자로 구성되어 있다. 반대로 p채널 JFET은 p형 반도체의 양쪽으로 n형 반도체를 확산시켜 3개의 단자로 구성되어 있다.
n채널 JFET의 경우, 하늘색 부분이 n채널이라 불리는 n형 반도체이며 이 부분에서 전자의 전도현상이 일어나게 된다. 이때 전자 하나만이 도전현상에 기여하므로 유니폴라 소자로 분류된다. JFET은 벨브나 바이폴라 트랜지스터와 달리 게이트와 채널 사이의 PN 접합을 통해 게이트 전압에 의해 채널의 폭을 조절하여 전류를 제어할 수 있다.
1.2. JFET의 기본 동작 원리
JFET의 기본 동작 원리는 다음과 같다. JFET은 게이트와 소스 사이의 역방향 바이어스 전압의 크기에 의해 드레인 전류를 제어하는 소자이다. 즉, GATE 단자에 (-) 전압이 걸리면 pn 접합에 공핍층의 영역이 넓어져 전류의 흐름을 막게 되고, 반대로 GATE 단자에 전압을 걸지 않으면 공핍층이 사라지기 때문에 게이트가 열려 전류가 흐를 수 있게 된다.
드레인에 (+) 전압을, 소스에 (-) 전압을 인가함으로써 전자가 소스에서 드레인으로 이동하게 된다. 전류는 전자의 이동방향과 반대이므로 n채널을 통해 드레인에서 소스 쪽으로 흐르게 된다.
게이트와 소스 사이의 pn접합이 역방향 바이어스 되도록 게이트에 (-) 전압을, 소스에 (+) 전압을 인가하면 공핍층이 형성되고, 이 공핍층의 영역이 확대되면서 n채널을 막아 드레인 전류가 흐르지 못하게 한다. 이는 JFET의 OFF 스위치 기능이다. 반대로 게이트 전압을 낮추면 공핍층의 영역이 좁아져 n채널의 폭이 넓어지게 되어 드레인 전류가 증가하게 되는데, 이는 JFET의 ON 스위치 기능이 된다.
정리하면 채널의 폭은 게이트 전압을 변화시킴으로써 제어되고, 그에 따라 드레인 전류의 크기를 제어할 수 있다는 것이 JFET의 기본 동작 원리이다.
1.3. JFET의 드레인 특성곡선
JFET의 드레인 특성곡선은 게이트-소스 사이의 전압 VGS를 매개변수로 하여 드레인-소스 전압 VDS의 변화에 따른 드레인 전류 ID의 변화를 그래프로 나타낸 것이다. JFET의 드레인 특성곡선은 세 가지 주요 구간으로 나누어 볼 수 있다.
첫째, 저항 영역(Ohmic Region)이다. VGS=0V일 때 VDS를 0에서부터 조금씩 증가시키면, 공핍층의 영향이 크지 않아 채널 저항의 영향이 작다. 따라서 VDS와 ID 사이에 옴의 법칙이 성립하며 ID가 VDS에 비례하여 증가한다.
둘째, 활성영역 또는 일정 전류원 영역(Constant Current Region)이다. VDS가 특정 전압, 즉 핀치오프 ...
1
2
3
4
5
6
7