"verilog 택시미터기"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

fpga 택시 택시미터기 택시미터기 verilog

"verilog 택시미터기" 검색결과 1-6 / 6건

판매자 표지는 다운로드시 포함되지 않습니다.

verilog HDL를 이용한 택시미터기 구현

택시미터기 기능 설명1. 택시의 상태에 따라 카운트를 감소시키는 주파수가 변화한다. 1) 택시가 멈춰있을 때 - 1Hz 2) 택시가 저속일 때 - 50Hz 3

리포트 | 9,900원 | 등록일 2015.12.16 | 수정일 2020.11.12

다운로드 장바구니
Verilog 및 Quartus ll를 이용한 논리회로 설계/택시미터기 구현/소스코드/설명서/최종 PPT

●택시미터기 상태를 결정 하는 SWITCH가 3가지 있다. ●DIP SWITCH1번, DIP SWITCH2번과 DIP SWITCH3번을 사용한다. (S11/3번째 줄 DIPSWITCH)●SWITCH에 따른 상태를 표로 나타냈다.

리포트 | 1페이지 | 4,000원 | 등록일 2013.11.06 | 수정일 2014.06.24

다운로드 장바구니
verilog HDL을 통한 택시미터기 구현 설계계획PPT

택시 미터기일반적인 택시미터기De2 board 로 구현왼쪽 두 개의 segment : 일반과 할증 표시 가운데 두 개의 segment : 시계로 요금인상 오른쪽 네 개의 s

리포트 | 4페이지 | 1,000원 | 등록일 2008.12.06

다운로드 장바구니
[디지털회로] verilog HDL을 통한 택시미터기 구현 process

module process ( clk, hal, mo, ney, sec, adj_hal, adj_be, adj_st);input clk;input adj_hal, adj_be, adj_st; // 할증 (hal) 금액세팅 (mo) 초 (sec) 멈춤(금액) (ney)o..

리포트 | 3페이지 | 1,500원 | 등록일 2008.12.09

다운로드 장바구니
[디지털회로] verilog HDL을 통한 택시미터기 최종 보고서

택시미터기택시미터기의 기능기본요금 : 1900원(일반), 2100원(할증) 시간카운터의 segment가 19부터 카운트다운. 시간카운터가 0이되면 요금이 증가. (일반요금 ... )) // 전체 초기화begin hal = 6'd0; sec = 6'd0; mo = 6'd0; ney = 6'd0; end end endmodule택시미터기 블럭도Segment0~s

리포트 | 7페이지 | 2,500원 | 등록일 2008.12.09

다운로드 장바구니
판매자 표지

현대오트론 R&D(연구개발)직 합격자소서 입니다

설계 지식을 갖췄습니다. Verilog HDL을 이용한 택시미터기 설계를 학부생 때 진행했었고, 대학원에 진학해서 앞서 언급한 스테레오 매칭 알고리즘을 FPGA를 이용해 검증해 보

자기소개서 | 3페이지 | 3,000원 | 등록일 2023.12.01

다운로드 장바구니

파워링크

신청하기